Адрес документа: http://law.rufox.ru/view/9/11215.htm


ГОСТ 24459-80

Группа Э02

     
     
ГОСУДАРСТВЕННЫЙ СТАНДАРТ СОЮЗА ССР


МИКРОСХЕМЫ ИНТЕГРАЛЬНЫЕ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
И ЭЛЕМЕНТОВ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Основные параметры

Integrated circuits for storages and their elements.
Basic parameters

   

  Дата введения 1982-01-01

     
     
     Постановлением Государственного комитета СССР по стандартам от 11 декабря 1980 г. N 5776 срок введения установлен с 01.01.82
     
     ВЗАМЕН ГОСТ 19420-74 (в части запоминающих устройств и элементов запоминающих устройств) и ГОСТ 17447-72 (в части пп.3 и 4)
     
     ПЕРЕИЗДАНИЕ. Март 1987 г.
     
     
     1. Настоящий стандарт распространяется на интегральные микросхемы запоминающих устройств и элементов запоминающих устройств: оперативные запоминающие устройства; ассоциативные запоминающие устройства; запоминающие устройства на приборах с зарядовой связью и цилиндрических магнитных доменах; постоянные запоминающие устройства, программируемые маской; постоянные запоминающие устройства с однократным электрическим программированием; постоянные запоминающие устройства с многократным электрическим программированием; усилители воспроизведения; формирователи разрядного и адресного токов.
     
     Стандарт устанавливает допускаемые сочетания значений основных параметров:
     
     для запоминающих устройств - число информационных слов, число разрядов в информационном слове, время выборки, удельную потребляемую мощность;
     
     для запоминающих устройств на приборах с зарядовой связью и цилиндрических магнитных доменах - частоту сдвигающих импульсов (тактовую частоту);
     
     для усилителей воспроизведения - максимальное среднее время задержки распространения и минимальное входное напряжение срабатывания усилителя;
     
     для формирователей разрядного и адресного токов - максимальное среднее время задержки распространения и максимальный выходной импульсный ток.
     
     2. Допускаемые сочетания значений* числа информационных слов и числа разрядов в информационном слове оперативных запоминающих устройств, ассоциативных запоминающих устройств, а также внешних запоминающих устройств, выполненных на основе приборов с зарядовой связью и цилиндрических магнитных доменов, должны соответствовать указанным в табл.1.
________________
     * В табл.1-7 отмечены знаком "+", для вновь разрабатываемых микросхем знаком "х".
     
     

Таблица 1

     

Число разрядов в
информа-
ционном
слове

Число информационных слов

2

4

8

16

64

256

1

4

8

16

32

64

256

512

1024

4096

8192

16384

1




+

+

+

х

х


х

х

х

х

х

х

х

х

х

2

+


+










х

х

х

х

х


4


+

+

+

+

х

х

х

х

х

х

х

х

х

х

х



8


+

+


+

х

х

х

х

х









16







х

х











     
     Примечание. В табл.1 и 2 =1024.
     
     
     3. Допускаемые сочетания значений числа информационных слов и числа разрядов в информационном слове постоянных запоминающих устройств, постоянных запоминающих устройств с однократным электрическим программированием и постоянных запоминающих устройств с многократным электрическим программированием должны соответствовать указанным в табл.2.
     
     

Таблица 2

     

Число разрядов в информационном слове

Число информационных слов

32

256

512

1

2

4

8

16

32

64

128

256

512

1


+


+


x








2



+











4


x

+

x

x

x

x

x

x

х

x

x

x

8

+

x

x

x

x

x

x

x

x

x

x



16






x

x

x

х

x




32






x

x







     
     
     4. Допускаемые сочетания значений времени выборки оперативных запоминающих устройств и времени поиска информации ассоциативных запоминающих устройств в зависимости от схемно-технологического исполнения должны соответствовать указанным в табл.3.
     
     

Таблица 3

     

Схемно-технологическое исполнение интегральных микросхем

Время выборки, нс
Время поиска информации, нс

2,5

4,0

6,3

10

16

25

40

63

100

160

250

400

630

1000

На основе эмиттерно-связанной логики

х

х

х

х

х

х

х








На основе транзисторно-транзисторной логики. На основе интегральной инжекционной логики




х

х

х

х

х

х

+

+

+

+


На основе -канальных структур "металл-диэлектрик-полупроводник"




х

х

х

х

х

х

х

х

+

+

+

На основе комплементарных структур "металл-диэлектрик-полупроводник"




х

х

х

х

х

х

х

х

х

+

+

     
     
     5. Допускаемые сочетания значений времени выборки постоянных запоминающих устройств и постоянных запоминающих устройств с однократным электрическим программированием в зависимости от схемно-технологического исполнения должны соответствовать указанным в табл.4.
     
     

Таблица 4

     

Схемно-технологическое исполнение интегральных микросхем

Время выборки, нс

2,5

4,0

6,3

10

16

25

40

63

100

160

250

400

630

1000

На основе эмиттерно-связанной логики

х

х

х

х

х

х

+








На основе транзисторно-транзисторной логики. На основе интегральной инжекционной логики






х

х

х

х

+

+

+



На основе -канальных структур "металл-диэлектрик-полупроводник"






х

х

х

х

х

х

+

+

+

На основе комплементарных структур "металл-диэлектрик-полупроводник"






х

х

х

х

х

х

+

+

+

     
     
     6. Допускаемые сочетания значений времени выборки постоянных запоминающих устройств с многократным электрическим программированием в зависимости от схемно-технологического исполнения должны соответствовать указанным в табл.5.
     
     

Таблица 5

     

Схемно-технологическое исполнение интегральных микросхем

Время выборки, нс

63

100

160

250

400

630

1000

1600

2500

4000

На аморфных структурах

х

х

х

х

+






На основе структур "металл-диэлектрик-полупро- водник" с лавинной инжекцией заряда


х

х

х

х

+

+




На основе структур "металл-нитрид-окисел-полу- проводник"



х

х

х

х

х

+

+

+

     
     
     7. Удельная потребляемая мощность запоминающих устройств и элементов запоминающих устройств должна выбираться из ряда: 0,0001; 0,00016; 0,00025; 0,00040; 0,00063; 0,0010; 0,0016; 0,0025; 0,0040; 0,0063; 0,010; 0,016; 0,025; 0,040; 0,063; 0,10; 0,16; 0,25; 0,40; 0,63; 1,0; 1,6; 2,5; 4,0; 6,3; 10 мВт/бит.
     
     8. Частота сдвигающих импульсов (тактовая частота) для запоминающих устройств, выполненных на основе приборов с зарядовой связью и цилиндрических магнитных доменов, должна выбираться из ряда: 0,10; 0,25; 0,50; 1,00; 2,50; 5,00; 10,00; 25,00 МГц.
     
     9. Допускаемые сочетания значений основных параметров усилителей воспроизведения должны соответствовать указанным в табл.6.
     
     

Таблица 6

     

Максимальное среднее время задержки распространения, нс

Минимальное входное напряжение срабатывания усилителя, мВ

1,25

5,00

12,5

20,0

25

х




40

х


+

+

63


+



     
     
     10. Допускаемые сочетания значений основных параметров формирователей разрядного и адресного токов должны соответствовать указанным в табл.7.
     
     

Таблица 7

     
     

Максимальное среднее время задержки распространения, нс

Максимальный выходной импульсный ток, мА

80

200

315

500

1250

16




х


25



х


х

40


х

+



63

х



+


100




+


     
     
     11. Допускаемое отклонение электрических параметров от значений, указанных в табл.3-7 и п.7, должно находиться в пределах ±20%.
     
     
     

Текст документа сверен по:
официальное издание

М.: Издательство стандартов, 1987