ГОСТ 34.340-91
(МЭК 935)

Группа П70

ГОСУДАРСТВЕННЫЙ СТАНДАРТ СОЮЗА ССР

ФАСТБАС

Модульная быстродействующая система сбора данных

Fastbus. Modular high speed data acquisition system

     
     
ОКСТУ 0034

Дата введения 1992-07-01

ИНФОРМАЦИОННЫЕ ДАННЫЕ

     
     1. Постановлением Комитета стандартизации и метрологии СССР от 17.10.91 N 1622 настоящий стандарт разработан методом прямого применения международного стандарта МЭК 935-90 с дополнительными требованиями, отражающими потребности народного хозяйства
     
     2. ССЫЛОЧНЫЕ НОРМАТИВНО-ТЕХНИЧЕСКИЕ ДОКУМЕНТЫ
     

ПРЕДИСЛОВИЕ

     
     1. Официальные решения или соглашения МЭК по техническим вопросам, подготовленные техническими комитетами, в которых представлены все заинтересованные национальные комитеты, выражают с возможной точностью международную согласованную точку зрения по рассматриваемым вопросам.
     
     2. Решения представляют собой рекомендации для международного пользования и в этом виде принимаются национальными комитетами.
     
     3. В целях содействия международной унификации МЭК выражает пожелание, чтобы все национальные комитеты приняли текст рекомендаций МЭК в качестве своих национальных стандартов, насколько это позволят условия каждой страны. Любые расхождения между рекомендациями МЭК и соответствующими национальными стандартами должны быть, по возможности, четко изложены в стандартах.
     
     4. МЭК не дает каких-либо критериев обозначения соответствия оборудования рекомендациям МЭК и не несет ответственности в случае заявления, что оно соответствует требованиям хотя бы одной из них.
     
     

ПРЕДИСЛОВИЕ НАУЧНОГО РЕДАКТОРА РУССКОГО ТЕКСТА

     
     Техническое задание на разработку системы Фастбас было сформулировано группой ядерных электронщиков, работающих в ведущих институтах США, к июлю 1977 г. Разработку стандарта финансировало Министерство энергетики. Разработчики собирались для обсуждения промежуточных результатов и возникающих проблем не реже чем раз в квартал в течение пяти лет. К 1980 г. появилась первая версия стандарта, затем ежеквартально выпускались обновленные версии. Специалисты европейских институтов, объединенные комитетом European Standards on Nuclear Electronics (ESONE), анализировали версии и предлагали свои рекомендации. К ноябрю 1982 г. разработка была завершена - комитет Nuclear Instruments Modules (NIM) объявил о принятии стандарта.
     
     Началась разработка аппаратуры в стандарте Фастбас. Наиболее значительные результаты публиковал и публикует журнал "IEEE Transactions on Nuclear Science".
     
     На основе накопившегося опыта стандарт Фастбас был уточнен и в 1986 г. стал национальным стандартом США ANSI/IEEE Std 960-1986. В сентябре 1983 г. стандарт был представлен в Технический комитет N 45 Международной электротехнической комиссии, а в январе 1987 г. ТК 45 принял решение о публикации стандарта Фастбас в качестве стандарта МЭК-935, он вышел в свет в июне 1990 г. Настоящий стандарт является аутентичным переводом стандарта.
     
     В Приложении А.1 в качестве примера описана реализация логического протокола Фастбас на быстродействующих ЭСЛ-элементах. Большая плата модуля размером (366,7400) мм позволяет разместить большое число ЭСЛ-микросхем и рассеять мощность до 75 Вт на каждый модуль единичной ширины. Этот вариант реализации нацелен на создание наиболее быстродействующей стационарной аппаратуры.
     
     В гл.12 оговорена возможность реализации протокола на элементах любого типа. Учитывая это, группа специалистов (С.Г.Басиладзе, В.В.Кипаренко, О.А.Никольский, В.Н.Тресоруков и К.Э.Эрглис) предложила реализовать протокол Фастбас на экономичных ТТЛ- и КМОП-микросхсмах при БТЛ-уровнях сигналов в магистрали. Более высокая степень интеграции микросхем и малое потребление энергии позволили уменьшить размеры модулей и крейтов, обеспечивая возможность применения аппаратуры в цехах и на бортах. Было предложено также дополнить стандарт выборкой байтов данных и модификацией длины адресного слова. Расширение стандарта Фастбас описано в приложении А.2, которое подготовил К.Эрглис при участии С.Басиладзе.
     
     Весной 1987 г. проект настоящего стандарта (в виде перевода проекта стандарта МЭК с дополнением А.2) был разослан в 30 предприятий разных ведомств. Из 23 ответивших предприятий 12 высказались за использование расширенного стандарта Фастбас в качестве основы Единой системы магистрально-модульной многопроцессорной информационно-измерительно-управляющей аппаратуры (ЕС МММИИУА), а остальные предприятия предложили использовать другие стандарты.
     
     Следует особо отметить две характеристики стандарта Фастбас: точное определение функций каждого бита в стандартизованных регистрах управления и состояний (гл.8) и описание логического протокола соединителей сегментов (гл.10).
     
     Стандартизация функций битов РУС позволила создать второй стандарт Фастбас - Fastbus Standard Routines (IEEE Std 1177-1989 или МЭК-1052 (апрель 1991 г.), который определяет специализированный макроассемблер для программирования операций на магистралях Фастбас. Этот стандарт в переводе на русский язык также целесообразно издать в качестве Государственного стандарта.
     
     Протокол соединителей сегментов содержит, в частности, правила определения маршрутных таблиц, запоминаемых в соединителях. Это позволило создавать информационные сети произвольной конфигурации при высокой их надежности и живучести. В настоящее время в IEEE завершается разработка третьего стандарта Фастбас на наиболее прогрессивную оптоволоконную сеть при последовательной передаче информации.
     
     Об организации разработки стандартов Фастбас можно судить по списку участников, которым открываются национальные стандарты. Перевод на русский язык выполнили К.Э.Эрглис, А.Д.Росляков и А.В.Шалаев.
     
     В совокупности стандарты Фастбас определяют 5 уровней модели открытых систем, при этом программирование является единым как для передач между модулями внутри крейта, так и для передач между крейтами в локальной сети Фастбас произвольной формы. Комплекс из трех стандартов Фастбас обеспечит возможность создания наиболее эффективных систем МММИИУА разной мощности и назначения при минимальных стоимостях разработки, программирования, производства и эксплуатации.
     
     

ВВЕДЕНИЕ

     
     Настоящий стандарт подготовлен Техническим комитетом 45 "Ядерное приборостроение" МЭК. Текст стандарта основан на следующих документах:
     

     
     
     Полную информацию о голосовании за утверждение данного стандарта можно получить из Отчетов о голосовании, указанных в таблице.
     
     В стандарте имеются ссылки на следующие Публикации МЭК:
     
     113-7-(1981) (ГОСТ 2.743-82*) Диаграммы, чертежи, таблицы. Часть 7. Подготовка логических диаграмм.
_______________
     * На территории Российской Федерации действует ГОСТ 2.743-91, здесь и далее по тексту. - Примечание изготовителя базы данных.
          
     169-10 (1983)* Радиочастотные соединители. Часть 10. Радиочастотные коаксиальные соединители с внутренним диаметром внешнего проводника 3 мм (0,12 дюйма) с зажимным сочленением. Волновое сопротивление 50 Ом (тип SMB).
________________
     * Данная Публикация МЭК находится в фонде стандартов ТК 22 (НПО "Персей")     
     
     297-1 (1982) (ГОСТ 28601.1-90) Конструкции несущие серии 482,6 мм (19 дюймов). Часть 1. Панели и стойки.
     
     516 (1975) (ГОСТ 27080-86*) Модульная система приборов для обработки данных. Система КАМАК.
_______________
     * На территории Российской Федерации действует ГОСТ 27080-93. - Примечание изготовителя базы данных.
          
     547 (1976)* Вставной модуль и стандартный 19-дюймовый каркас для размещения модулей по стандарту NIM (для ядерного приборостроения).
________________
     * Данная Публикация МЭК находится в фонде стандартов ТК 22 (НПО "Персей")
     
     

ГЛАВА 1. НАЗНАЧЕНИЕ, ОБЛАСТЬ ПРИМЕНЕНИЯ И ВВОДНЫЙ ОБЗОР

     
     Данный раздел включает назначение и область применения данного стандарта, а также вводный обзор.
     
     1.1. Назначение и область применения
     
     Настоящий стандарт определяет магистрально-модульную систему для сбора данных, их обработки и управления.
     
     Приведены механические, сигнальные, электрические и протокольные спецификации, достаточные для обеспечения совместимости между блоками, выполненными разными разработчиками и производителями.
     
     Данный стандарт применим к системам, состоящим из модульных блоков электронных приборов, которые обрабатывают или передают данные или сигналы и обычно связаны с компьютерами или другими автоматическими устройствами обработки данных.
     
     Стандарт применим для ядерного приборостроения и систем управления, но может применяться также и в других областях.
     
     Положения стандарта являются рекомендуемыми. При применении стандарта обязательными являются требования, заключенные в рамку.
     
     1.2. Введение и общие сведения
     
     Система ФАСТБАС состоит из множества магистральных сегментов, которые могут работать независимо, но связаны друг с другом для передачи данных и другой информации. ФАСТБАС может работать асинхронно с использованием протокола подтверждений, чтобы эффективно сочетать устройства различного быстродействия без предварительного учета скорости их работы. Система способна работать и синхронно без подтверждений при передаче блоков данных с максимальной скоростью.
     
     Сложные системы, такие как ФАСТБАС, легче понимать, если спецификации сопровождаются общими описаниями, которые раскрывают значение деталей в целой системе. Эта глава содержит обзор главных характеристик и операций ФАСТБАС. В большинстве следующих глав имеются, в дополнение к обязательным составляющим спецификации, примеры использования стандартизуемых возможностей системы. В гл.2 представлены определения терминов, которые имеют специальный смысл в системах ФАСТБАС. Определены символы, применяемые в схемах для обозначения различных частей системы ФАСТБАС, а также дан список обычно используемых сокращений. В остальных главах изложены спецификации системы. Эти главы сопровождаются рядом приложений, которые дают более детальную информацию о некоторых особенностях ФАСТБАС. В этой главе слова, имеющие специальный смысл в системе ФАСТБАС, выделены прописными буквами.
     
     Большинство характеристик ФАСТБАС определились из рассмотрения требований, предъявляемых к современным системам сбора и обработки данных. Требование быстродействия удовлетворяется параллельной работой многих процессоров, которые могут сообщаться друг с другом, а также с устройствами для сбора данных и управления. Протокол связи, используемый процессорами и устройствами, предусматривает большие поля адресов и данных. Протокол определен независимо от технологического воплощения интегральных схем, чтобы иметь возможность реализовать преимущества прогрессивных технологий, гибкость систем обеспечивается модульностью, которая допускает множество вариантов конфигурации систем.
     
     Модульные системы отличаются методами связи устройств, образующих систему. Должны быть стандартизованы механические, электрические и логические соединения. Электрические соединения осуществляются набором сигнальных линий, которому дано название СЕГМЕНТ. ФАСТБАС-УСТРОЙСТВА могут быть соединены просто при помощи КАБЕЛЬ-СЕГМЕНТОВ, однако такая компоновка может повлечь за собой снижение скорости. В локальных устройствах необходимые свойства достигаются объединением нескольких МОДУЛЕЙ в КРЕЙТЕ, чтобы использовать общую магистраль, располагаемую на задней панели (рис.1). Эта магистраль, называемая КРЕЙТ-СЕГМЕНТОМ или СЕГМЕНТОМ, как и КАБЕЛЬ-СЕГМЕНТ, образует логический блок системы ФАСТБАС.

1 - крейт; 2 - соединение сегмента с другими сегментами, интерфейсом процессора и т.п.;
3 - к модулю соединителю сегментов; 4 - вставные модули: мастер, слуга, соединитель сегментов,
специального назначения; 5 - крейт-сегмент (магистраль на задней плате); 6 - разъемы крейт-сегмента;
7 - вспомогательные разъемы крейта

Рис.1. Основные элементы системы ФАСТБАС

     Используя ФАСТБАС-протокол, СЕГМЕНТ работает как автономная магистраль, связывающая один или более УСТРОЙСТВ-МАСТЕРОВ с рядом УСТРОЙСТВ-СЛУГ. При выполнении всех операций на магистрали устанавливается соотношение между МАСТЕРОМ и СЛУГОЙ, при котором инициатором должен быть МАСТЕР, а отвечающим - СЛУГА. МАСТЕР способен запрашивать и получать управление сегментом, к которому он присоединен, чтобы связываться со СЛУГОЙ. Если связь устанавливается с другим МАСТЕРОМ, то на время операции отвечающий МАСТЕР действует как СЛУГА. СЛУГА не может получить право владения магистралью, но может сделать запрос на обслуживание тому МАСТЕРУ на том же СЕГМЕНТЕ, который способен начать процедуру обслуживания запроса. МАСТЕРА располагают более разнообразным механизмом прерываний, благодаря которому они могут овладеть магистралью и записать сообщение о прерывании в устройство обслуживания прерываний.
     
     При нескольких МАСТЕРАХ в СЕГМЕНТЕ должны быть предусмотрены средства для урегулирования одновременных запросов на пользование магистралью. Каждому МАСТЕРУ присвоен Уровень арбитража, который он использует во время Циклов арбитража. В ответ на таймирующие сигналы, получаемые от управления таймированием арбитража, которое принадлежит СЕГМЕНТУ, схема в каждом МАСТЕРЕ определяет, какому из претендующих МАСТЕРОВ будет отдано владение магистралью. Процедура арбитража обычно не вызывает потерь времени, поскольку следующий МАСТЕР может быть определен до того, как действующий МАСТЕР закончит свою операцию.
     
     Несколько МАСТЕРОВ, расположенных в одном СЕГМЕНТЕ, используют общую магистраль. С точки зрения МАСТЕРА соревнование за право владения магистралью может снизить ее пропускную способность из-за потерь времени на ожидание. Поскольку СЕГМЕНТЫ работают независимо, распределение МАСТЕРОВ по нескольким СЕГМЕНТАМ может смягчить проблему соревнования и увеличить пропускную способность благодаря тому, что информация, нужная каждому МАСТЕРУ, может быть локализована в его СЕГМЕНТЕ.
     
     МАСТЕР в данном СЕГМЕНТЕ должен также быть способным быстро связываться со СЛУГОЙ, расположенным в другом СЕГМЕНТЕ. Эта способность обеспечивается СОЕДИНИТЕЛЯМИ СЕГМЕНТОВ (СС), которые временно связывают независимые СЕГМЕНТЫ (рис.2).

1 - процессор-хозяин; 2 - интерфейс процессора; 3 - согласователь; 4 - кабель-сегмент;
5 - соединитель сегментов; 6 - мастер; 7 - крейт-сегмент (согласованный); 8 - слуги

Рис.2. Пример топологии системы ФАСТБАС

     
     
     Все СЕГМЕНТЫ, выполняющие операцию, должны быть в то же время доступны для проведения межсегментной операции. Механизм арбитража, наряду с соответствующими схемами в каждом соединителе СЕГМЕНТОВ СС, обеспечивает разрешение проблем соревнования за магистраль для МАСТЕРОВ, находящихся как в данном, так и в других СЕГМЕНТАХ. Поскольку данный СЕГМЕНТ может быть связан с любым из ряда различных СЕГМЕНТОВ, могут быть реализованы такие конфигурации систем, в которых пути передачи информации оптимизированы с уменьшением затрат времени.
     
     Среда, через которую сообщаются два СС, расположенные в разных СЕГМЕНТАХ, не стандартизована, это позволяет выбирать канал связи, наиболее подходящий для данного применения. Для таких соединений возможно использовать КАБЕЛЬ-СЕГМЕНТОВ совместно с эффективными средствами, стандартизованными в приложении Е. С КАБЕЛЬ-СЕГМЕНТОМ, кроме СС, могут быть соединены и другие устройства. Такие устройства также следуют ФАСТБАС-протоколу, имеют переключатели для кодирования входного адреса при ГЕОГРАФИЧЕСКОЙ АДРЕСАЦИИ и должны быть снабжены питанием.
     
     Другие технические приемы связи СЕГМЕНТОВ включают использование БУФЕРИРОВАННЫХ МЕЖСОЕДИНЕНИЙ и РАСШИРИТЕЛЕЙ СЕГМЕНТОВ. БУФЕРИРОВАННОЕ МЕЖСОЕДИНЕНИЕ представляет собой устройство, которое хранит в памяти и продвигает операции ФАСТБАС, разрушая таким образом синхронизм между мастером и слугой. Концепция РАСШИРЕННОГО СЕГМЕНТА позволяет нескольким СЕГМЕНТАМ пользоваться одним АДРЕСОМ ГРУППЫ. Такое коллективное пользование достигается применением РАСШИРИТЕЛЕЙ СЕГМЕНТА, простота которых в сравнении с СОЕДИНИТЕЛЯМИ СЕГМЕНТОВ достигается за счет некоторого снижения гибкости в топологии системы и операциях для членов РАСШИРЕННОГО СЕГМЕНТА.
     
     В большинстве случаев, если не всегда, МАСТЕРА должны иметь некоторые способности процессоров. При проектировании систем ФАСТБАС возникает также нужда в присоединении к системе больших и малых ЭВМ. Такое соединение выполняется при помощи ИНТЕРФЕЙСА-ПРОЦЕССОРА, который создает внешнему процессору доступ к ФАСТБАС-системе через КАБЕЛЬ- или КРЕЙТ-СЕГМЕНТ (рис.2). Системные требования диктуют необходимость иметь в каждой системе один процессор с полной информацией о структуре системы. В частности, он должен иметь доступ к любому СЕГМЕНТУ системы и знать, как СЕГМЕНТЫ соединены друг с другом. Этот процессор, названный ПРОЦЕССОРОМ-ХОЗЯИНОМ, инициирует систему, сообщая каждой стороне каждого СС, какие операции он должен передать в следующий СЕГМЕНТ. Используя ГЕОГРАФИЧЕСКУЮ АДРЕСАЦИЮ, ПРОЦЕССОР-ХОЗЯИН может выяснить местоположение и тип каждого УСТРОЙСТВА в системе и, если нужно, присвоить ЛОГИЧЕСКИЕ АДРЕСА УСТРОЙСТВАМ. ЛОГИЧЕСКИЕ АДРЕСА позволяют УСТРОЙСТВУ использовать поле ВНУТРЕННИХ АДРЕСОВ, приспособленное для нужд и независимое от положения УСТРОЙСТВА внутри СЕГМЕНТА.
     
     Главные характеристики и возможности системы ФАСТБАС можно суммировать следующим образом:
     
     * Скорость ограничена только задержками распространения сигнала в среде и задержками в логических схемах, скорость обычно лучше чем 10 МГц при элементах ЭСЛ.
     
     * Большие поля адресов и данных (32 бита);
     
     * Сегментированная магистраль, допускающая параллельную работу сегментов;
     
     * Способность к соединениям во всем объеме системы;
     
     * Передача блоков данных с подтверждением или принудительная передача;
     
     * Единый протокол во всем объеме системы;
     
     * Наличие механизмов прерываний и арбитража.
     
     1.2.1. ФАСТБАС-операции
     
     ФАСТБАС-операции, описанные в гл.5, выполняются при помощи многолинейной магистрали, назначение линий и сигналов которой показано в табл.1. КАБЕЛЬ-СЕГМЕНТ состоит из 60 линий, указанных в верхней части списка. КРЕЙТ-СЕГМЕНТ содержит дополнительно другие линии, а также линии питания. Сигналы классифицированы в таблице в соответствии с применением:
     
     Т - таймирование в циклах адреса и передачи данных;
     
     У - управление в циклах адреса и передачи данных;
     
     И - информация в циклах адреса и передачи данных;
     
     А - асинхронный - таймирование не связано непосредственно с передачами информации;
     
     ТА - таймирование арбитража;
     
     ИА - информация о состоянии линий арбитража;
     
     УА - управление арбитражем;
     
     П - последовательные данные, их таймирование не зависит от работы параллельной магистрали;
     
     Ф - фиксированная информация;
     
     С - специальное назначение.
     
     

Таблица 1

Сигналы ФАСТБАС

     
     Большинство ФАСТБАС-операций начинается с запроса МАСТЕРА и предоставления ему владения магистралью. Затем МАСТЕР выбирает СЛУГУ первичным адресным циклом, сопровождая его любым числом циклов передачи данных, после этого магистраль освобождается.
     
     Первичный адресный цикл начинает МАСТЕР, выставляя адрес СЛУГИ на 32 линии AD - адрес/данные и выдавая затем сигнал AS - строб адреса. Выставление адресного слова определяет путь (если нужно - через СОЕДИНИТЕЛИ-СЕГМЕНТОВ) между МАСТЕРОМ и СЛУГОЙ. Когда СЛУГА узнает свой адрес, он отвечает сигналом АК-подтверждение приема адреса. Протокол требует, чтобы сигналы AS и АК оставались на линиях до полного завершения операции.
     
     Связка AS/AK побуждает все другие устройства не замечать работу магистрали, позволяя связавшейся паре выполнять любой понятный им протокол, пока не разорвана связь AS/AK. Для наиболее употребительных операций определены стандартные протоколы, чтобы облегчить разработку совместных УСТРОЙСТВ.
     
     По получении подтверждения АК от СЛУГИ МАСТЕР снимает код адреса с линий AD и использует эти линии для передачи данных в последующих циклах. После того как связка AS/AK между МАСТЕРОМ и СЛУГОЙ установлена, МАСТЕР может начать операцию чтения выдачей сигналов на линию чтения (RD) и линию строб данных (DS), как показано на рис.3. СЛУГА отвечает выставлением данных на линиях AD и выдачей сигнала DK - подтверждение приема данных. Этот сигнал использует МАСТЕР, чтобы взять данные.

1 - адрес; 2 - данные

Рис.3. Основная операция чтения с подтверждением (с точки зрения мастера)

     При операции записи МАСТЕР выставляет данные на линиях AD и сопровождает это выставление сигналом DS - строб данных. СЛУГА отвечает выдачей DК - подтверждение приема данных. Операция кончается тем, что МАСТЕР снимает с магистрали все свои сигналы, включая AS. СЛУГА, обнаружив удаление AS, снимает свои сигналы, включая АК.
     
     Поскольку циклы адреса и передачи данных легко различимы, МАСТЕР использует три линии выбора режима () как для модификации значения адресной информации, так и для того, чтобы независимо задать тип передачи данных. В первичном адресном цикле могут быть указаны одиночные данные, вторичный адрес, а также передача блока данных с подтверждением или принудительная передача - без подтверждения.
     
     Подобным образом, три линии информации о статусе СЛУГИ ()используют для индикации успешных циклов адреса и передачи данных или для сообщения о причинах неудачи. Трудности адресации могут возникать в СОЕДИНИТЕЛЯХ-СЕГМЕНТОВ из-за того, что они иногда не отвечают МАСТЕРУ, вследствие неисправности схемы или не могут получить доступ к СЕГМЕНТУ, присоединенному к дальней стороне и занятому, или СС заблокированы операцией с более высоким приоритетом. Зависание в магистрали, вызванное адресацией к несуществующему устройству в СЕГМЕНТЕ назначения, устраняется таймерами в МАСТЕРЕ или в том соединителе СС, который выдал адрес в СЕГМЕНТ назначения.
     
     В течение цикла передачи данных СЛУГА, в дополнение к способности показать, что он не может больше принимать данные или не имеет больше данных для передачи, может также сообщать, что в настоящий момент он занят или обнаружил ошибку одного из нескольких классов.
     
     При передаче данных ФАСТБАС может быть применен контроль четности и должны быть обеспечены рекомендованные технические приемы для устранения ошибок. При операциях записи СЛУГИ обычно реагируют на ошибки передачи игнорированием неправильных данных и сигнализируют МАСТЕРУ о том, что произошла ошибка. МАСТЕР может затем повторить операцию. Устранение ошибок при операциях считывания является более сложным. СЛУГА обычно бывает не осведомлен об ошибке и может прирастить свой внутренний указатель адреса или иметь доступ к регистру типа "Первый вошел - первый вышел" или к регистру с очисткой после чтения, следовательно, данные могут быть не доступны для повторной передачи. Для поддержки устранения ошибок при считывании может быть введен в работу ЗАЩИТНЫЙ БУФЕР.
     
     ЗАЩИТНЫЙ БУФЕР всегда содержит копию последних данных, переданных СЛУГЕ или от СЛУГИ. Следовательно, путем введения подходящего ЗАЩИТНОГО БУФЕРА МАСТЕР может повторно обратиться к данным после ошибки в считывании.
     
     1.2.2. Соединители сегментов СС
     
     СОЕДИНИТЕЛЬ СЕГМЕНТОВ управляет деятельностью двух СЕГМЕНТОВ, которые он соединяет, ожидая появление адреса, который числится в списке адресов, запрограммированных для узнавания. На узнанный адрес, поступивший от одного из СЕГМЕНТОВ на ближнюю сторону, СС реагирует запросом на использование другого СЕГМЕНТА, присоединенного к дальней стороне, и выставлением данного адреса на этот СЕГМЕНТ после овладения его магистралью. Два СЕГМЕНТА остаются связанными друг с другом до тех пор, пока нe закончится операция. Адрес, выставленный на дальней стороне, может, в свою очередь, быть узнан другим СОЕДИНИТЕЛЕМ СЕГМЕНТОВ и передан следующему СЕГМЕНТУ. В зависимости от потребителей данной операции может быть связано произвольное число СЕГМЕНТОВ. Адрес содержит всю информацию, необходимую для того, чтобы соответствующие СС образовали правильные соединения.
     
     Для того чтобы в адресе удобно располагалась информация о маршруте сообщения, полное адресное поле, доступное в системе, разделено между СЕГМЕНТАМИ таким образом, что старшие разряды кода адреса определяют адрес СЕГМЕНТА. Эта старшая часть адреса называется полем АДРЕСА ГРУППЫ (GP). СЕГМЕНТУ могут быть присвоены одно или несколько значений GP, если расположенные в нем устройства требуют большого объема адресации. УСТРОЙСТВА в СЕГМЕНТЕ различаются АДРЕСОМ МОДУЛЯ, который примыкает к полю GP и может включать несколько младших разрядов из поля GP. Комбинация из полей АДРЕСА ГРУППЫ и АДРЕСА МОДУЛЯ образует АДРЕС УСТРОЙСТВА, который служит для определения УСТРОЙСТВА в любом месте системы. Остающиеся младшие разряды адреса или ПОЛЕ ВНУТРЕННЕГО АДРЕСА служат для определения части УСТРОЙСТВА или его функций. Благодаря возможности проведения специального цикла передачи данных, называемого вторичным адресным циклом, число различных адресуемых частей или функций внутри устройства не ограничено числом, которое может быть выражено полем внутреннего адреса.
     
     В простых СОЕДИНИТЕЛЯХ СЕГМЕНТОВ старшие разряды адреса используют для адресации к внутренней памяти, которая содержит таблицу адресов, подлежащих передаче. Во время инициации системы в память каждого СС вводится маршрутная таблица, необходимая для направления всех разрешенных операций.
     
     Эта схема не создает ограничений на конфигурации связей между СЕГМЕНТАМИ. Например, они могут быть соединены в древовидную структуру с большой ЭВМ при стволе и устройствами для сбора данных на концах ветвей. Если между двумя СЕГМЕНТАМИ, расположенными в разных концах системы, требуется обеспечить большой поток информации, который мог бы загрузить промежуточные СЕГМЕНТЫ, целесообразно использовать КАБЕЛЬ-СЕГМЕНТ, чтобы обойти промежуточные СЕГМЕНТЫ. При таком добавлении не требуется изменять адреса УСТРОЙСТВ, достаточно задать в СС новые маршрутные таблицы, чтобы освободить промежуточные СЕГМЕНТЫ от излишних передач. По этой схеме могут быть реализованы древовидные, звездообразные, кольцевые и другие структуры.
     
     Когда МАСТЕР начинает ФАСТБАС-операцию, он всегда запускает внутренний таймер ответных действий на время, достаточное для работы в данном СЕГМЕНТЕ. Если операцию нужно провести через один или более соединителей сегментов, МАСТЕР должен быть осведомлен о дополнительных задержках, которые встретятся, прежде чем будет получен ответ. Каждый СС, передающий операцию, выставляет сигнал ожидание WT в СЕГМЕНТ, из которого пришла операция, и запускает таймер на время, подходящее для СЕГМЕНТА, которому операция передается. Сигнал WT заставляет любого МАСТЕРА (а СС действует как МАСТЕР в том СЕГМЕНТЕ, в который он передает операцию) остановить свой таймер. Этот таймер запускается снова при снятии сигнала WT. Таким образом, операция проходит весь свой путь через систему без превышения лимитов времени, за исключением, разумеется, тех случаев, когда попадается СЕГМЕНТ, который не дает нормального подтверждения или не выставляет сигнал WT. В каждом МАСТЕРЕ имеется удлиняемый таймер, обнаруживающий тупиковые ситуации, которые могут возникать, например, при конфликтных запросах. После превышения лимита времени МАСТЕР ждет в течение случайного времени выдержки, прежде чем снова пытаться выполнить операцию.
     
     1.2.3. Регистры управления и статуса
     
     Область адресов некоторых регистров и функций в УСТРОЙСТВАХ желательно отделить от области нормальных регистров данных, чтобы предусмотреть защиту от случайного доступа и при этом не прерывать размещение областей адресов нормальных данных. Например, требуется чтобы два УСТРОЙСТВА памяти имели адресные области, расположенные рядом в адресном пространстве, чтобы их можно было использовать как одну большую память. Однако эти УСТРОЙСТВА могут содержать управляющие и статусные регистры, предназначенные для защиты памяти или обнаружения, или исправления ошибок, причем эти регистры также должны быть доступны. Более того, желательно, чтобы УСТРОЙСТВА имели основные статусные и информационные регистры в стандартном размещении, чтобы они были прямо доступны для программы со стандартными подпрограммами.
     
     Для выполнения этих требований был использован метод выбора области адресов регистров управления и статуса (CSR) в первичном адресном цикле соответствующим кодированием линий MS. Во вторичном адресном цикле в области адресов CSR выбирается регистр, а затем в цикле передачи данных происходит передача к регистру или от него. Вторичная адресация предусматривает использование внутри УСТРОЙСТВА полного 32-разрядного адреса; такое адресное пространство достаточно для удобных стандартных размещений без опасения нехватки адресов. В предназначенных CSR-регистрах определены стандартные места для всех обычных управляющих и статусных битов. Рекомендуется встраивать в УСТРОЙСТВО регистр-идентификатор, уникальный для УСТРОЙСТВА данного типа и применяемый при инициализации систем. Биты идентификатора входят в статусный регистр 0, благодаря этому даже простые УСТРОЙСТВА без адресных дешифратов могут правильно реагировать на вызов, причем это достигается малым увеличением стоимости.
     
     1.2.4. Географическая адресация
     
     Наиболее общей формой адресацией к УСТРОЙСТВУ является логическая адресация, при которой адрес УСТРОЙСТВА не зависит от его физического положения в системе. Однако система ФАСТБАС имеет и ГЕОГРАФИЧЕСКУЮ АДРЕСАЦИЮ, при которой УСТРОЙСТВО выбирается по номеру в его физической позиции в СЕГМЕНТЕ, благодаря этому всегда возможно найти УСТРОЙСТВО с целью записи или проверки. ГЕОГРАФИЧЕСКАЯ АДРЕСАЦИЯ должна применяться для инициализации систем, в которых адресные регистры устанавливаются программно. Когда на такую систему подают питание, регистры, которые будут содержать информацию об АДРЕСЕ УСТРОЙСТВА, устанавливаются случайным образом. ГЕОГРАФИЧЕСКАЯ АДРЕСАЦИЯ используется для выбора УСТРОЙСТВА с целью загрузить их адресные регистры надлежащим содержимым. Первые 256 адресов в каждом СЕГМЕНТЕ зарезервированы для специальных целей, а первые 32 из них используются для ГЕОГРАФИЧЕСКОЙ АДРЕСАЦИИ. В КРЕЙТ-СЕГМЕНТЕ на каждой позиции модуля имеется сегментный раздел, в котором 5 штырьков кодированы (GA4-GA0). Кодированное число 0 обозначает крайнюю правую позицию, если смотреть на крейт со стороны передней панели. Кодированное число возрастает на единицу при перемещении на одну позицию влево. Когда на магистрали выставлен ГЕОГРАФИЧЕСКИЙ АДРЕС (от 0 до 31), управляющая линия EG - разрешение географической адресации - возбуждена или вспомогательной логикой сегмента, или действующим МАСТЕРОМ. Когда во время первичного адресного цикла выдан сигнал EG, УСТРОЙСТВА сопоставляют код на своих штырьках с кодом пяти младших адресных битов на AD-линиях и отвечают, если обнаруживают совпадение кодов. Все УСТРОЙСТВА должны иметь эту способность, в то время как ЛОГИЧЕСКАЯ АДРЕСАЦИЯ не является обязательной.
     
     Механизм ГЕОГРАФИЧЕСКОЙ АДРЕСАЦИИ может быть использован для доступа к управляющим информационным регистрам в неинициированных УСТРОЙСТВАХ, благодаря этому процедуры инициации могут выполняться автоматически. Обычные схемы узнавания логического адреса в устройстве не задействованы до тех пор, пока не выполнена инициализация.
     
     УСТРОЙСТВА, присоединяемые к КАБЕЛЬ-СЕГМЕНТУ, должны иметь переключаемые регистры для ручного задания и хранения ГЕОГРАФИЧЕСКОГО АДРЕСА.
     
     1.2.5. Передача блока и принудительная передача блока
     
     Операция передачи блока состоит из адресного цикла и любого числа циклов передачи данных одного типа - или все циклы чтения, или запись. Соединение между МАСТЕРОМ и СЛУГОЙ выполняется, как описано выше - с полным подтверждением как в начале, так и в конце операции. Скорость увеличена использованием обоих фронтов в паре сигналов строб данных и подтверждением приема данных DS/DK, при этом все же предусмотрена полная защита передачи данных благодаря подтверждениям. На рис.4 показана передача блока с записями.

1 - адрес; 2 - данные

Рис.4. Передача блока с записями (с точки зрения мастера)

     
     Возможна передача блока без подтверждений в циклах передачи данных. Такая принудительная передача блока допустима между УСТРОЙСТВАМИ, которые могут работать с одинаковой скоростью передачи данных. Например, в случае записи после первоначального подтверждения в адресном цикле с установлением связки AS/AK, МАСТЕР просто выставляет слова данных и выдает фронты DS с подходящей скоростью. Ответы DK как средство таймирования игнорируются, но их следует использовать для подсчета числа переданных слов с целью контроля. При такой работе сигнал DS становится строб-сигналом, который использует СЛУГА, чтобы находить слова данных в синхронной передаче. В случае чтения МАСТЕР выдает DS в качестве тактовых импульсов, которые СЛУГА использует для определения скорости передачи и сопровождает данные сигналом DK, который МАСТЕР воспринимает как строб данных.
     
     В операциях, защищенных подтверждениями, требуется, чтобы каждое слово данных находилось на магистрали по крайней мере в течение удвоенного времени распространения, пока данные проходят к пункту назначения и сигнал подтверждения идет обратно к источнику. Когда же подтверждения не используются, в одно и то же время на пути в многокрейтной системе могут проходить несколько слов данных, благодаря чему данные могут передаваться с максимальной скоростью, допускаемой магистралями.
     
     В большинстве случаев в операциях желательно использовать полные подтверждения. В цикле передачи данных подтверждение позволяет обоим партнерам сделать, если нужно, паузу и досрочно закончить операцию (например; в случае переполнения буфера) при точном знании количества успешно переданных слов. В операциях без подтверждений в цикле передачи данных от МАСТЕРА требуется знание способности СЛУГИ и полосы пропускания всего пути, чтобы выбрать приемлемую тактовую частоту сигнала DS. Если есть запасы времени, лучше использовать более надежный режим работы с подтверждениями.
     
     Если во время передачи блока МАСТЕР обнаруживает (через линию AR запроса на арбитраж), что другие УСТРОЙСТВА запрашивают магистраль, он может освободить магистраль и позднее возобновить передачу блока.
     
     1.2.6. Операции с фиксированным адресом и заблокированным арбитражем
     

     Описанные выше операции могут быть обобщены, если допустить поток данных в обратном направлении. Операции с фиксированным адресом содержит первичный адресный цикл, сопровождаемый любым числом вторичных адресных циклов и/или циклов передачи данных. Например, в течение цикла чтение-модификация-запись МАСТЕР выставляет адрес, читает данные, изменяет направление передачи на AD-линиях, снимая сигнал RD, и записывает модифицированные данные обратно в память СЛУГИ (см. рис.5). Такая операция не может быть прервана каким-либо другим процессором, поскольку она все время скреплена связкой AS/AK и другое устройство не может использовать магистраль. Образуется род неразделимой операции, необходимой в многопроцессорных системах для координации использования общих ресурсов.
     

1 - адрес; 2 - чтение; 3 - запись

Рис.5. Операция с фиксированным адресом: чтение - модификация - запись
(с точки зрения мастера)

     
     
     Непрерываемые операции могут быть расширены и далее, если МАСТЕР и СЛУГА согласятся о значении каждого цикла в магистрали, например, если адресный цикл, где связались МАСТЕР и СЛУГА, может сопровождаться вторичным адресным циклом, за которым следует еще один цикл передачи данных.
     
     Операции с фиксированным адресом могут содержать передачи блоков. Направление потока данных может быть изменено между пересылками блоков или индивидуальными передачами слоев вне блоков.
     
     Еще более общий вид операций в магистрали называется операцией с заблокированным арбитражем, при которой один МАСТЕР выполняет последовательность операций, направленных к нескольким различным ПЕРВИЧНЫМ АДРЕСАМ, при этом работа МАСТЕРА не может быть прервана никаким другим МАСТЕРОМ, поскольку действующий МАСТЕР не позволяет проводить арбитраж. Это может быть очень полезно для таймирования работы группы СЛУГ, используемых несколькими процессорами: последовательность операции может быть проведена без помех со стороны других процессоров. Этот механизм действует даже в случае, когда СЛУГИ находятся в разных СЕГМЕНТАХ, поскольку СОЕДИНИТЕЛЬ СЕГМЕНТОВ сделан так, что сохраняет любое соединение до тех пор, пока MACТEP не освободит магистраль для арбитража.
     
     1.2.7. Сканирование редких данных
     
     Во многих экспериментах не все УСТРОЙСТВА получают данные при каждом событии. Механизм сканирования редких данных позволяет быстро определить УСТРОЙСТВА, содержащие ценные данные. Для этого используются ТР-штырьки, не соединенные линиями магистрали и расположенные по одному на каждой позиции задней панели. ТР-штырек в позиции  присоединен к линии  адрес/данные. МАСТЕР, желающий начать сканирование редких данных, подает команду ШИРОКОЙ ОПЕРАЦИИ всем УСТРОЙСТВАМ СЕГМЕНТА, приглашая тех, кто имеет данные, выдать сигнал на свой ТР-штырек. Последующее чтение сигналов на AD-линиях показывает, какие именно УСТРОЙСТВА следует опросить для получения данных. Такая возможность может быть реализована и на КАБЕЛЕ-СЕГМЕНТЕ: достаточно подключить сигнал о наличии данных в УСТРОЙСТВЕ к выводу на соответствующую линию AD.
     
     1.2.8. Широкие операции
     
     При ШИРОКОЙ ОПЕРАЦИИ МАСТЕР может соединиться с более чем одним СЛУГОЙ во время одного первичного адресного цикла. ШИРОКАЯ ОПЕРАЦИЯ может быть использована в различных целях, например, для синхронизации УСТРОЙСТВ или для установки на нуль ряда счетчиков. Поскольку могут быть задействованы несколько СЛУГ, не возможны имеющие смысл подтверждения между МАСТЕРОМ и СЛУГОЙ. Однако системное подтверждение, получаемое от вспомогательной логики на каждом СЕГМЕНТЕ на любом пути, информирует МАСТЕРА, что его команда прошла к каждому из тех СЕГМЕНТОВ, к которым была адресована. МАСТЕР выставляет наряду с адресом также и код на линиях MS, чтобы показать, что выставлен ШИРОКИЙ АДРЕС. Специфический код в поле адресов указывает, является ли ШИРОКАЯ ОПЕРАЦИЯ ЛОКАЛЬНОЙ (только лишь в одном СЕГМЕНТЕ) или ГЛОБАЛЬНОЙ либо ко всем СЕГМЕНТАМ в сети, охватываемой информацией, хранимой в СОЕДИНИТЕЛЯХ СЕГМЕНТОВ, либо ко всем СЕГМЕНТАМ, расположенным в сети за определенным СЕГМЕНТОМ. В дополнение к возможности выбора СЕГМЕНТОВ при ШИРОКОЙ ОПЕРАЦИИ, поле адресов может быть использовано для выбора УСТРОЙСТВ заданного класса в достигаемых СЕГМЕНТАХ или для выбора функций, подлежащих выполнению.
     
     В число определенных стандартом функций входят сканирование редких данных, выставление УСТРОЙСТВАМИ сигнала на ТР-штырек (безусловное или только при выдаче SR-запроса на обслуживание) и адресация МАСТЕРОМ по сигналам на ТР-штырьках в следующем цикле.
     
     Записи в маршрутных таблицах (в СОЕДИНИТЕЛЯХ СЕГМЕНТОВ), соответствующие АДРЕСУ ГРУППЫ, равному нулю, используют для прокладки глобальной ШИРОКОЙ АДРЕСАЦИИ, ШИРОКУЮ АДРЕСАЦИЮ могут узнать и передать несколько СОЕДИНИТЕЛЕЙ СЕГМЕНТОВ, поскольку не требуется возвращать индивидуальные подтверждения. Структура, образуемая распространяющимся сигналом ШИРОКОЙ АДРЕСАЦИИ, должна быть простой древовидной структурой без пересечений. Это требование следует обеспечивать программой инициализации.
     
     После того как ШИРОКИЙ АДРЕС успешно прошел через всю систему, вспомогательная логика совместно с СОЕДИНИТЕЛЯМИ СЕГМЕНТОВ генерирует сигнал СИСТЕМНОГО ПОДТВЕРЖДЕНИЯ. Последующие циклы передачи данных могут использовать СИСТЕМНЫЕ ПОДТВЕРЖДЕНИЯ. Таким образом, при помощи ШИРОКОЙ АДРЕСАЦИИ могут быть выполнены стандартные операции записи или чтения любого вида сразу в группе УСТРОЙСТВ.
     
     ШИРОКАЯ АДРЕСАЦИЯ может отнимать некоторое время, так как приходится ожидать завершения конфликтов при использовании СЕГМЕНТОВ. Однако, когда соединения в системе завершены, скорость выполнения циклов передачи данных ограничена только СИСТЕМНЫМ ПОДТВЕРЖДЕНИЕМ и временами распространения сигналов.
     
     1.2.9. Арбитраж владения магистралью
     
     Одной из наиболее важных характеристик многопроцессорной системы является метод предоставления управления СЕГМЕНТОМ различным МАСТЕРАМ, которые могут одновременно претендовать на владение магистралью. Схема, помогающая выполнению этой задачи, имеется в каждом независимом СЕГМЕНТЕ и называется управлением таймирования арбитража (УТА).
     
     Для арбитража приоритетов в СЕГМЕНТЕ предназначены 10 магистральных линий. Каждому МАСТЕРУ присвоен уровень арбитража в виде кода из 6 битов. МАСТЕРА, желающие владеть магистралью, возбуждают линию AR - запрос на арбитраж. Если линия GK (подтверждение приема разрешения на арбитраж) не возбуждена, УТА начинает цикл арбитража, выставляя сигнал AG - разрешение на арбитраж. Запрашивающие МАСТЕРА отвечают выставлением своих уровней арбитража на 6 линий уровня арбитража . На каждой линии бит "0" поглощается битом "1". Каждый запрашивающий непрерывно сравнивает свой уровень арбитража с кодом на AL-линиях бит за битом, начиная со старшего бита. Если запрашивающий обнаруживает на магистрали бит "1", который сам он не выставил, он снимает с магистрали все свои биты меньшей значимости. Спустя время, определяемое УТА, на AL-линиях остается лишь код наивысшего заявленного уровня арбитража, в результате каждый из соревнующихся знает, выиграл он или проиграл. Если управление таймированием арбитража видит, что магистраль полностью свободна (), оно прекращает выдачу AG, а выигравший МАСТЕР отвечает выставлением GK и вступает во владение магистралью. МАСТЕР продолжает держать сигнал GK до тех пор, пока не решит позволить следующий цикл арбитража. МАСТЕР снимает сигналы GK обычно после последнего адресного цикла в своей серии операций, позволяя следующему МАСТЕРУ быть выбранным до того, как сам действующий МАСТЕР закончит свои циклы передачи данных.
     
     В описанной схеме арбитража возможны два сходных протокола. В одном из них запросы на арбитраж делаются безотносительно к присутствию любых других запросов, а это ведет к возможности того, что МАСТЕРА с низким приоритетом могут не получать владение магистралью в течение неограниченно долгих периодов времени. В другом протоколе гарантированного доступа запросы на арбитраж делаются только при условии, что на линии AI (запрет запроса на арбитраж) находится логический "0". В начале цикла арбитража управление таймированием арбитража возбуждает линию AI и снимает сигнал только тогда, когда удовлетворены все запросы. В результате все запросы на арбитраж, заявленные к данному моменту времени, удовлетворяются, прежде чем может быть сделан новый запрос. МАСТЕРА могут использовать любой из протоколов и работать при этом в одном и том же сегменте, поскольку протоколы отличаются только условиями на выставление сигнала AR.
     
     Из 64 возможных кодов приоритета код 0 не используется, так как его легко спутать с отсутствием кодов в неработающей в данный момент магистрали. Коды от 1 до 31 предназначены для использования внутри сегмента. Коды от 32 до 63 служат в качестве "системных" приоритетов, единственных для каждой из частей связанной системы. Локальные приоритеты 1-31 внутри данного СЕГМЕНТА должны быть единственными для каждого УСТРОЙСТВА, т.е. два УСТРОЙСТВА не должны иметь одинаковых приоритетов, однако в любом СЕГМЕНТЕ можно использовать приоритеты, уже назначенные в других СЕГМЕНТАХ. Когда СОЕДИНИТЕЛЬ СЕГМЕНТОВ соединяет МАСТЕРА с другим СЕГМЕНТОМ, уровень, используемый для арбитража во втором СЕГМЕНТЕ, обычно должен быть уровнем, присвоенным СОЕДИНИТЕЛЮ СЕГМЕНТОВ, а не уровнем действующего МАСТЕРА. Однако, если действующий МАСТЕР использовал один из системных приоритетов, СС передаст этот приоритет во второй СЕГМЕНТ, который будет освобожден для работы, поскольку системные приоритеты единственны на маршруте. Системные приоритеты могут быть полезны для предотвращения нежелательных задержек при важных ШИРОКИХ АДРЕСАЦИЯХ и могут помочь передавать важные сообщения, которые в иных условиях могли бы приостанавливаться вследствие борьбы приоритетов при прокладке пути через систему.
     
     Прерывание текущей операции возможно, благодаря этому МАСТЕР имеет возможность удерживать магистраль, сколько он хочет. Если МАСТЕР видит сигнал 1 когда 1, то он знает, что другие МАСТЕРА в системе заблокированы текущей операцией. Действующему МАСТЕРУ следует нормально освободить магистраль в течение приемлемого времени, чтобы позволить другим МАСТЕРАМ получить владение магистралью. Программированием следует разрешать МАСТЕРУ либо запрашивать лишь один цикл арбитража, либо задерживаться на случайное время выдержки, прежде чем снова запрашивать магистраль. Общим разрешением проблемы соревнования и тупиковых ситуаций является отказ от попытки запроса с последующим ее возобновлением после случайной выдержки времени.
     
     1.2.10. Прерывания
     
     Прерывание - это запрос от УСТРОЙСТВА к процессору для обслуживания или внимания. Поскольку прерывания могут пересекать границы СЕГМЕНТА и поскольку они должны нести информацию, они выполняются нормальными ФАСТБАС-операциями.
     
     Прерывающие устройства адресуются к области управляющего регистра в интерфейсе процессора, чувствительной к прерываниям, и записывают в регистры свой собственный адрес и, возможно, другую информацию. В результате процессор имеет всю информацию, необходимую для последующего выбора и обслуживания УСТРОЙСТВА, выдавшего прерывание.
     
     В некоторых системах большое число простых УСТРОЙСТВ, не способных ни владеть магистралью, ни выполнять операцию записи прерывания, могут нуждаться в обслуживании по запросам. Такие УСТРОЙСТВА могут возбуждать линию SR - запрос на обслуживание, за этой линией может наблюдать специально выделенное УСТРОЙСТВО обработки запросов (УОЗ). Это УСТРОЙСТВО может получить владение магистралью и найти запросившего при помощи ТР-штырьков или другими способами. УОЗ может затем само выполнить необходимое обслуживание или послать сообщение нормального прерывания по просьбе запросившего какому-нибудь другому процессору. СОЕДИНИТЕЛИ СЕГМЕНТОВ могут быть запрограммированы на пропускание запросов SR от одного СЕГМЕНТА к другому.
     
     1.2.11. Таймирование
     
     Соотношения между фронтами таймирующих сигналов в системе ФАСТБАС определены независимо от технологии исполнения микросхем, поэтому для гарантированной работы в конкретной среде нужны дополнительные сведения о таймировании. Сведения эти двух типов:
     
     а) задержки сигналов, обеспечивающие правильное взаимное таймирование и достаточную длительность сигналов, чтобы они были узнаваемы;
     
     в) лимиты времени ожидания ответов, по истечении которых мастера начинают повторную процедуру восстановления связей.
     
     Используемый в необходимых случаях сигнал WT (ожидание) блокирует последующие таймирующие сигналы в магистрали, а также устанавливает в исходное состояние таймер ответных действий в МАСТЕРАХ. Сигнал WT может быть использован для "замораживания" состояния магистрали в целях диагностики и, в дополнение, как часть протокола межсегментного таймирования, при котором превышение лимита времени нужно определять только для местных, а не глобальных условий.
     
     1.2.12. Инициализация
     
     При включении питания все УСТРОЙСТВА приводятся в пассивное состояние и откликаются лишь на ГЕОГРАФИЧЕСКУЮ АДРЕСАЦИЮ. Следовательно, перед использованием их необходимо инициализировать. Инициализация состоит в выполнении ряда операций, некоторые из которых, такие как правильная установка ЛОГИЧЕСКИХ АДРЕСОВ и загрузка маршрутных таблиц в СОЕДИНИТЕЛЕ СЕГМЕНТОВ, требуют общих знаний о всей системе и ее структуре, в то время как другие, такие как установка коэффициента усиления усилителя или установка счетчиков на нуль, являются специфическими для каждого УСТРОЙСТВА или группы УСТРОЙСТВ.
     
     Для каждой системы ФАСТБАС один процессор, ХОЗЯИН, содержит полное описание системы, к которой он присоединен. Система ФАСТБАС должна быть построена таким образом, чтобы ХОЗЯИН имел доступ к каждому входящему в нее УСТРОЙСТВУ. ХОЗЯИН, знающий структуру системы, может инициализировать маршрутные таблицы в СОЕДИНИТЕЛЯХ СЕГМЕНТОВ с помощью стандартных алгоритмов, гарантируя, что правила, касающиеся маршрутов, и дерево ШИРОКИХ ОПЕРАЦИЙ, а также любые ограничения на совместимость, наложенные пользователем, соблюдаются. Программа ХОЗЯИНА для инициализации также назначает уровни арбитража для МАСТЕРА и ЛОГИЧЕСКИЕ АДРЕСА для УСТРОЙСТВ, которым они необходимы, и выполняет специальные операции данного УСТРОЙСТВА.
     
     Процесс инициализации продолжается методично. В начале инициализируются все СОЕДИНИТЕЛИ СЕГМЕНТОВ, начиная с тех, которые находятся на том же СЕГМЕНТЕ, что и ХОЗЯИН, а затем и за его пределами. Для каждого СС ХОЗЯИН вначале обращается к ближней стороне и загружает маршрутную таблицу и уровень арбитража для операций до дальней стороны.
     
     Затем разрешаются операции по направлению к дальней стороне, и ХОЗЯИН загружает маршрутную таблицу, а также уровень арбитража на дальней стороне, и, наконец, отпирает СС для операций в обратном направлении, а именно обратных по отношению к ХОЗЯИНУ. Это продолжается до тех пор, пока все СС не инициализируются. Затем инициализируются СЛУГИ и МАСТЕРА. Дееспособность МАСТЕРА создается в последнюю очередь, чтобы исключить возможность для МАСТЕРА попытаться войти в еще неинициализированные части системы.
     
     Всю топологическую информацию системы ФАСТБАС так же, как и данные, специфичные для инициализации каждого УСТРОЙСТВА, лучше всего содержать в базе данных, управляемой ХОЗЯИНОМ. После инициализации системы может возникнуть необходимость обратиться к этой базе данных в случае каких-либо проблем с системой или УСТРОЙСТВОМ. Например, УСТРОЙСТВА, получившие сигнал RB (сброс магистрали) требуют по крайней мере повторного "оживления", а замененные УСТРОЙСТВА - инициализации. Централизация требуемой информации и действий упрощает управление системой.
     
     1.2.13. Средства диагностики
     
     Благодаря тому, что все ФАСТБАС-сигналы появляются на каждой позиции КРЕЙТ-СЕГМЕНТА, в крейт можно вставить УСТРОЙСТВО, которое будет контролировать всю работу магистрали. Возможно сконструировать такие УСТРОЙСТВА, которые будут реагировать на операции определенных типов. В таком УСТРОЙСТВЕ можно запомнить историю циклов, прошедших в магистрали, для их последующего вызова и анализа.
     
     УСТРОЙСТВО, способное выдавать сигнал WT, является простым, но мощным средством диагностики. Сигнал ожидания, помимо сброса и запрета работы таймера ответных действий в МАСТЕРАХ, запрещает любые изменения состояния 6 таймирующих сигналов: AG, GK, AS, AK, DS и DK, эффективно останавливая всю работу магистрали ФАСТБАС. Благодаря этому, применяя простое испытательное оборудование, можно обследовать состояние магистрали после каждого таймирующего фронта путем снятия и повторной выдачи сигнала ожидания WT.
     
     

ГЛАВА 2. УСЛОВИЯ, ОПРЕДЕЛЕНИЯ, СОКРАЩЕНИЯ И СИМВОЛЫ

     
     В этой главе дана интерпретация стандарта, описаны обозначения, условия относительно логических сигналов, определения, сокращения и символы, применяемые в настоящем стандарте.
     
     2.1. Интерпретация настоящего стандарта     
     

          
     Определения, относящиеся к рекомендуемой или предпочтительной практике, содержат слово "следует". Такие определения рекомендуется выполнять, если нет серьезных причин против их выполнения. Примеры или допустимые варианты обычно содержат слово "может" и оставляют свободу выбора разработчику или пользователю.
     
     В тексте обычно применяется десятичное счисление. Если тип счисления не ясен из контекста, к двоичным числам добавляется буква b (например, 01100b), а к шестнадцатиричным - буква h (например, 1A3F5h).          
     

          
     Не-ФАСТБАС - оборудование, которое не противоречит в своем действии характеристикам ФАСТБАС, определенным в этом стандарте, рассматривается как совместимое с системой ФАСТБАС.
     
     Ни одна из частей этого стандарта не исключает использование оборудования, которое совместимо в упомянутом смысле, если даже оно не полностью соответствует стандарту.
     
     Ни лицензий, ни других разрешений не требуется, чтобы использовать настоящий стандарт.
     
     2.2. Обозначения и условия логических сигналов
     
     В настоящем стандарте использованы следующие обозначения для регистров и разрядов в регистрах.
     

     <номер бита высшего порядка : номер бита низшего порядка>
     
     Выражение  означает, что на линиях, обозначенных , выставлен код со значением .
     
     Принята положительная логика, т.е. сигнал с высоким значением обозначает логическую 1, а с низким значением - 0. Это отражается в обозначении сигнала, т.е.:
     
     АК при высоком сигнале изображает логическую 1;
     
     АК* при высоком сигнале изображает логический 0, иначе говоря АК* активен при низком значении.
     
     Если ФАСТБАС реализован в ЭСЛ-логике, сигнал "Подтверждение приема адреса" можно обозначать АК, однако в системе с ТТЛ-логикой обозначение будет АК*. В логических схемах сигналы магистрали обычно проставляют в прямоугольнике (см. рисунок).

     Обычно применяемые логические графические символы соответствуют Публикации МЭК 113-7 (ГОСТ 2.743). Рекомендуется использование положительных логических символов. Применение этих символов к линиям межсоединений обычно приводит к неотрицательным выходам, соединенным с неотрицательными входами.
     
     Следующие параметры показывают обозначения линий и сигналов:
     
     SS все SS-линии и SS-сигналы;
     
     SS0 SS-линия или сигнал с весом 1;
     
     SS1 SS-линия или сигнал с весом 2;
     
     SS2 SS-линия или сигнал с весом 4;
     
     SS=2 значение кода на группе SS-линий или сигналов;
     
     SS<2:0>SS2, SS1, SS0;
    
     SS1=1 логическое состояние линий SS1 или сигнала.
     
     2.3. Определения     
     

     
     2.4. Буквенные обозначения
     

     
     2.5. Символы
     

ГЛАВА 3. СИГНАЛЫ, СИГНАЛЬНЫЕ ЛИНИИ И ШТЫРЬКИ РАЗЪЕМОВ

     
     Эта глава содержит разъяснения терминологии, используемой при описании сигналов, сигнальных линий и штырьков, а также краткую характеристику их применения.
     
     3.1. Типы сигнальных линий
     
     Сигналы, используемые в системе ФАСТБАС, могут быть классифицированы следующим образом.
     

     
     3.2. Обозначения характера сигналов
     
     Сигналы обозначаются следующим образом: если XX - сигнал на магистрали, то на логических диаграммах ВХХ используется для обозначения буферированного привходящего сигнала и IXX - для генерированного внутри выходящего сигнала магистрали. Состояние или изменение состояния сигнала XX показывается следующим способом:
     
     XX (u) - переход от 0 к 1 (up);
     
     X (d) - переход от 1 к 0 (down);
     
     XX (t) - переход от одного уровня к другому (toggle - коленчатый изгиб);
     
     ХХ=1 - сигнал выставлен;
     
     ХХ=0 - сигнал не выставлен.
     
     3.3. Краткое описание сигналов, линий и штырьков
     
     В дополнение к имени сигнала каждый подзаголовок в этой главе содержит, в скобках, указания на применение сигнала в соответствии с определением, данным в таблице, и на возможные источники сигнала. Каждый сигнал воплощается магистральной линией как в крейт-сегменте, так и в кабель-сегменте, если в описании не оговорено иное.     
     

          
     3.3.1. AS - строб адреса (Т, мастер)
     
     Таймирующий сигнал AS выдается после установления сигналов на линиях AD адрес/данные и MS выбор режима передачи, возбуждаемых мастером после получения права владения магистралью. По получении этого сигнала слуги сопоставляют адрес и его тип с адресом и типом, которые были встроены или запрограммированы в слуге. Слуги, не признавшие адрес, не предпринимают дальнейших действий до следующего сигнала AS (и), когда они снова будут выполнять сопоставление адресов.
     
     3.3.2. АК - подтверждение приема адреса (Т, слуга или вспомогательная логика ВЛ)
     
     Таймирующий сигнал АК выдается слугой после признания своего географического или логического адреса в первичном адресном цикле. Получение сигнала АК действующим мастером показывает, в соответствии с состоянием линий MS<2:0>, что выполнено соединение либо с одним слугой, либо широкое соединение с несколькими слугами. В первом случае АК выдает слуга, во втором случае подтверждение АК выдает вспомогательная логика ВЛ.
     
     3.3.3. EG - разрешение географической адресации (УТ, мастер или ВЛ)
     
     Управляющий сигнал EG выдается мастером или вспомогательной логикой. По получении этого сигнала слуги сопоставляют свой географический адрес с адресом, кодированным на младших линиях AD. Географический адрес вводится в модуль через сегментный разъем с кодированными штырьками, а в устройстве, подключенном к кабель-сегменту, - задается при помощи механически переключаемого регистра.
     
     3.3.4. MS - выбор режима передачи (У, мастер)
     
     Три управляющих сигнала режима передачи выдаются мастером во время адресного цикла, чтобы определить тип соединения. Во время циклов передачи данных мастер возбуждает линии MS и RD, чтобы указать режим передачи данных. В адресном цикле MS указывает доступ или к области адресов данных, или к области адресов регистров управления и состояний конкретного устройства или нескольких устройств при широкой операции. В цикле передачи данных управляющие сигналы MS определяют сканирование редких данных, вторичный адрес, передачу блока или принудительную передачу блока.
     
     3.3.5. AD - адрес/данные (И, мастер или слуга)
     

     Тридцать две информационные линии AD предназначены для передачи информации во время ФАСТБАС-операции. Сигналы AD выдаются мастером в циклах записи и слугой в циклах чтения. Линии обозначаются AD<31:00>, где AD31 - старший разряд.
     
     3.3.6. SS - состояние слуги (И, слуга)
     
     В первичном адресном цикле три информационных сигнала SS выдаются или соединителем сегментов, или слугой, чтобы отобразить состояние соединений в сети сегментов или состояние соединений с устройством. В цикле передачи данных эти сигналы выдаются присоединенным слугой, чтобы показать состояние слуги. В обоих случаях сигнал SS=0 показывает, что цикл был успешным.
     
     3.3.7. DS - строб данных (Т, мастер)
     
     Таймирующий сигнал DS выдает мастер, чтобы начать цикл передачи данных. По получении этого сигнала, присоединенные слуги используют сигнал RD, чтобы определить, выставлять ли данные на линии AD при RD=1 - чтении или принимать данные при RD=0 - записи. Подобным образом расшифровываются сигналы MS<2:0>, чтобы определить режим операций. Прежде чем выдать DS, мастер должен выждать время установления сигналов на управляющих и информационных линиях.
     
     3.3.8. DK - подтверждение приема данных (Т, слуга или ВЛ)
     
     Единственный присоединенный слуга всегда выдает таймирующий сигнал DK в ответ на DS. При широкой операции DK выдается в системном подтверждении (см. гл.7). Значение MS во время первичной адресации определяет, какой будет источник DK.
     
     3.3.9. RD - чтение (У, мастер)
     
     Мастер выдает RD, чтобы указать присоединенному слуге направление потока данных на линиях AD, РЕ и РА. В адресном цикле и при записи в цикле передачи данных RD=0, при этом мастер выдает AD, РЕ и РА, при чтении RD=1 в цикле передачи данных, причем упомянутые линии возбуждает слуга.
     
     3.3.10. РЕ - разрешение контроля по четности (И, мастер или слуга)
     
     Информационный сигнал РЕ выдается устройством, чтобы показать, что генерирован сигнал нечетности для AD-линий. Линия РЕ может быть возбуждена мастером в адресном цикле и в циклах записи, а также слугой в циклах чтения. Выдача РЕ не гарантирует, что будет происходить проверка четности.
     
     3.3.11. РА - четность (И, мастер или слуга)
     

     Сигнал РА выдают мастер или слуга, если они выдают РЕ. Если в слове AD<31:00> имеется четное число битов, установленных в логическую 1, то РА устанавливается в логическую 1.
     
     3.3.12. WT - ожидание (А, любое устройство)
     
     Выдача сигнала WT устанавливает в начальное состояние таймеры ответных действий и запрещает их работу в мастере, а также запрещает выдачу таймирующих фронтов мастерами и слугами. Этот сигнал генерируют соединители сегментов, а также слуги и диагностические модули, чтобы показать действующему мастеру, что, прежде чем он получит ожидаемый ответ, будет продолжительная задержка. Использование сигнала WT в целях диагностики позволяет запускать систему одиночными шагами.
     
     3.3.13. AR - запрос на арбитраж (А, мастер)
     
     Управляющий сигнал AR выдает мастер, чтобы запросить владение магистралью в своем сегменте. Управление таймированием арбитража, получив AR, начинает цикл арбитража, как только это разрешит действующий мастер.
     
     3.3.14. AG - разрешение на арбитраж (ТА, вспомогательная логика)
     
     Линия AG возбуждается вспомогательной логикой, чтобы начать циклы арбитража, в течение которых претендующие мастера выясняют, кто из них будет следующим действующим мастером.
     
     3.3.15. AL - уровень арбитража (ИА, мастер)
     
     Линии AL<05:00> уровня арбитража возбуждаются мастерами, участвующими в цикле арбитража. Возбуждение линии отображают приоритет мастера в своем сегменте или системе. Правила выдачи сигналов AL детально описаны в гл.6.
     
     3.3.16. GK - подтверждение приема разрешения на арбитраж (ТА, мастер)
     
     Сигнал GK выдает мастер, который участвовал в арбитраже и выиграл самый последний цикл арбитража. До тех пор, пока мастер не выдал сигнал GK, он называется подготовленным мастером. Действующий мастер - это такой мастер, который выдал GK или AS. Правила выдачи GK даны в гл.6.
     
     3.3.17. AI - запрет запроса на арбитраж (УА, вспомогательная логика)
     
     Управление таймированием арбитража (УТА) выдает AI, чтобы показать наличие неудовлетворенных запросов после цикла арбитража. Мастера, работающие в протоколе гарантированного доступа, не будут выдавать запрос AR и таким образом воздержатся от участия в последующих циклах арбитража, пока все мастера, выставляющие AR, не получат владение магистралью и не завершат свои операции.
     
     3.3.18. SR - запрос на обслуживание (А, мастер или слуга)
     

     Устройство, которое нуждается в обслуживании, может в любой момент выдать сигнал SR. Мастер, назначенный для наблюдения за линией SR, получив владение магистралью, может предпринять необходимые действия.
     
     3.3.19. RB - сброс магистрали (А, мастер или мастер через СС)
     
     Сигнал RB выдает мастер, располагающий достаточной информацией, чтобы ввести сегмент в свое начальное или спокойное состояние. Этот асинхронный сигнал может быть использован для предварительной подготовки сегмента перед инициализацией или диагностикой. В последнем случае перед началом диагностических процедур важно ограничиться минимальными воздействиями на сегмент.
     
     3.3.20. ВН - магистраль остановлена (У, вспомогательная логика)
     
     Сигнал ВН выдается только логикой работа/останов в управлении таймированием арбитража, когда логика обнаруживает запрос на останов от переключателя работа/останов. Этот сигнал, генерированный совместно с АК, указывает на неактивное состояние остановленного сегмента, позволяя всем устройствам, расположенным в сегменте, защитить себя от спонтанных сигналов, которые могут быть генерированы в магистрали вследствие разных причин. Сигнал ВН особо предназначен для защиты против ложного сигнала RB.
     
     3.3.21. GA - географический адрес (Ф, запаянная кодирующая схема)
     
     Пять штырьков GA двоично кодированы на разъеме в каждой позиции в крейте-сегменте, причем код однозначно выражает номер позиции модуля. GA=00 представляет крайнюю правую позицию, если смотреть на крейт спереди. Когда выдан сигнал EG, все устройства в сегменте сопоставляют код своих штырьков с кодом на пяти младших линиях AD, чтобы определить, не адресованы ли они географически. Каждое устройство в кабель-сегменте имеет регистр из пяти переключателей, которые используются для географической адресации вместо штырьков GA.
     
     3.3.22. ТР - Т-штырьки (И, слуга)
     
     В каждой позиции разъем имеет Т-штырек, соединенный с одной из AD-линий. В позиции 00 Т-штырек соединен с линией AD00 и т.д. Эти штырьки используются для индикации присутствия данных в модуле в ответ на начало сканирования редких данных или для выбора узора битов, показывающего источники сигнала SR в сегменте. Эти штырьки могут быть также использованы для выбора устройства.
     
     3.3.23. DL, DR - цепная связь (И, мастер или слуга)
     

     В крейт-сегменте предусмотрены две независимые цепные связи А и В, чтобы обеспечить возможность передачи сообщений между соседними модулями. В каждой позиции модулей звено обеих цепей имеет соединения с прилегающим разъемом в позиции слева (DLA и DLB) и с разъемом справа (DRA и DRB). Каждая цепь имеет обратный провод (DAR и DBR). Цепь А используется для передачи информации справа налево, цепь В для передачи слева направо (см. табл.XX и рис.33).
          

          
     Использование цепных связей не определяется настоящим стандартом.
     
     В позициях без модулей цепные связи разорваны. Это должно быть учтено при подготовке крейт-сегмента для использования цепных связей.
     
     3.3.24. ТХ, RX - линии Последовательной сети (А, мастер или слуга)
     
     В крейт-сегменте линии Последовательной сети обеспечивают любому модулю удобный доступ к Последовательной сети ФАСТБАС. Применяются эти линии в соответствии с протоколом Последовательной сети ФАСТБАС. Соединение между последовательными линиями одного крейт-сегмента и Последовательной сетью ФАСТБАС может быть выполнено при помощи интерфейса в модуле или на задней кросс-плате крейт-сегмента.
     
     3.3.25. TR - согласованные линии ограниченного применения
     
     Применение TR линий ограничено специальными системами, в которых требуется обеспечить функции, асинхронные стандартным операциям в магистрали. Эти применения следует ограничивать быстродействующими дифференциальными счетчиками, схемами пропускания и т.п.
     

     
     Предупреждение. Поскольку применение TR-линий не стандартизовано, модули различного типа, присоединенные к линиям, могут оказаться несовместимыми в работе.
     
     3.3.26. UR - несогласованные линии ограниченного применения
     
     Применение UR-линий ограничено аналоговыми сигналами в специальных системах. Пределы напряжений и токов определены в п.3.4.1.
     
     3.3.27. Другие линии и штырьки
     
     В крейте имеются резервные линии, линии для подвода питания, а также четыре FP-штырька для свободного использования, не соединенные линиями. Они стандартизованы в гл.13. Допустимые напряжения для этих FP-штырьков определены в п.3.4.1.
     
     3.4. Нагрузка линий
     

     
     Реализацию на конкретных элементах (ЭСЛ, ТТЛ и т.п.) см. в приложении А.
     
     3.4.1. Допустимые пределы токов и напряжений для сигнальных линий и F-штырьков     
     

ГЛАВА 4. ФАСТБАС-ОПЕРАЦИИ. АДРЕСАЦИЯ

     
     ФАСТБАС-операция имеет три четко различимые фазы. В течение первой фазы, первичного адресного цикла, мастер, овладевший магистралью, устанавливает соединение с одним или несколькими слугами. Состояние линий MS выбора режима во время первичного адресного цикла совместно с информацией на AD-линиях используется каждым слугой, чтобы определить, следует ли ему присоединяться к мастеру. Во время следующей фазы передачи данных присоединенные слуги реагируют на циклы, начинаемые мастером. В циклах передачи данных слуги определяют характер информации на AD-линиях по сигналам на трех линиях MS. Специальным типом данных является вторичный адрес, который присоединенные слуги используют для выбора различных регистров или функций, не нуждаясь в первичных адресных циклах. Циклы передачи данных продолжаются до заключающей последовательности фронтов, при которой мастер сообщает присоединенному слуге (или слугам), что следует разорвать связку.
     
     Система ФАСТБАС состоит из ряда автономных сегментов, которые могут быть связаны на время межсегментных операций. Устройства, принадлежащие одному сегменту, должны быть отличимы от устройств другого сегмента. Подобным образом устройства внутри одного сегмента должны быть отличимы друг от друга. Эти различия выявляются во время первичного адресного цикла, который выполняется по трем различным, но совместимым схемам адресации: географической, логической и широкой. Географической адресацией используются адреса, определяемые позицией устройства. Эта адресация должна быть использована для инициализации систем. Логическая адресация является общей схемой адресации, для обеспечения которой каждому устройству при инициализации присваивается область 32-разрядных адресов, на которые устройство будет реагировать во время первичных адресных циклов. При географической и логической адресации к мастеру присоединяется лишь единственный слуга. При широкой адресации к одному мастеру могут присоединиться много слуг. Используемая техника адресации позволяет каждому сегменту обнаруживать широкую адресацию, а каждому слуге в выбранном сегменте присоединяться к действующему мастеру.
     
     Обсуждение и стандартизуемые правила в этой главе относятся к интерпретации адресов, В следующей гл.5 детально обсуждаются способы генерации первичных адресных циклов и циклов передачи данных различных типов, а также способы ответов на такие циклы.
     
     В системе ФАСТБАС для первичного адреса используются 32 разряда. Старшие биты первичного адреса определяют сегмент. Именно это поле адреса группы GP используется каждым соединителем сегментов, чтобы определить, следует ли передавать первичный адрес в другой сегмент. Поле GP имеет ширину ( битов на рис.6), которая зависит от требований конкретной системы. Ширина поля адреса группы может изменяться от сегмента к сегменту в соединенной системе, однако рекомендуется, чтобы ширина GP в конкретной системе была фиксирована.

Рис.6. Формат логического адреса

     4.1. Логическая адресация
     
     При логической адресации биты, смежные полю GP адреса группы, используются для выбора конкретного устройства внутри сегмента. Комбинация из этого поля МА адреса модуля и поля GP называется полем DA адресов устройства. Границы между полями GP и МА определяются нечетко в том смысле, что несколько различных полей GP могут быть выделены устройствам в одном и том же сегменте. Поскольку в первичном адресном цикле слуги всегда исследуют все 32 адресных бита, поле адреса модуля МА конкретного устройства может включать некоторые из младших битов поля GP, используемого соединителем сегментов.
     
     Номера групп в каждом сегменте следует располагать подряд, причем их можно использовать лишь один раз в пределах сообщающихся частей системы. В системах с преобразующими соединителями сегментов (см. п.10.1) это означает, что, если в сегменте использованы  преобразуемых групп от GP (0) до GP (), то эти группы не могут быть использованы где-нибудь в другом месте в любом системном контексте, однако их можно использовать местно в других сегментах.
     
     Во время первичного адресного цикла при обращении к области адресов данных регистр внутри устройства выбирается кодом, определяемым полем IA внутренних адресов. После того как это поле выделено для устройства, все остающиеся из 32 битов образуют поле DA адресов устройств. Комбинация из адреса устройства и внутреннего адреса образует логический адрес. Устройства с широким полем IA ( битов на рис.6) имеют соответственно более узкое поле DA и наоборот. Поле IA может быть даже нулевой ширины. Рекомендуется, чтобы наименьший внутренний адрес, применяемый в устройстве, был адрес 0. Внутренний адрес используется при выборе слуги, чтобы иметь возможность выявить внутренние адреса во время адресного цикла.
     
     Число регистров данных, идентифицируемых в устройстве, не ограничено числом, допускаемым полем внутренних адресов. Большие адресные пространства для каждого устройства обеспечиваются вторичными адресными циклами. Кроме того, во время первичного адресного цикла код на линиях MS выбора режима показывает, какая из областей должна быть выбрана - область адресов данных или область CSR - область регистров управления и состояний. Поскольку область адресов выбирается в первичном адресном цикле, во вторичном адресном цикле могут быть изменены лишь адреса внутри предварительно выбранной адресной области. В то время, как регистры в области адресов данных могут быть размещены любым способом в соответствии с полем IA, выбранным для устройства, расположение и применение регистров в области CSR стандартизовано (см. гл.8).
     
     Все пригодные для записи регистры как в области адресов данных, так и в области CSR следует делать пригодными для чтения.
     
     Стандартизация регистров управления и состояний и наличие вторичных адресных циклов означают, что широкая адресация области адресов CSR может быть использована мастером для выбора ряда слуг, каждый из которых может затем принять участие в одной и той же операции.
     
     Один из CSR-регистров предназначен для логического адреса устройства. Этот регистр содержит адрес устройства, который сопоставляется с адресом на AD-линиях во время первичных адресных циклов при выборе либо области адресов данных, либо области адресов CSR. Если во время первичного адресного цикла адрес устройства совпадает с адресом на AD-линиях, то слуга присоединяется к мастеру. Логически адресуемым устройствам в результате инициализации должны быть присвоены логические адреса.
     

     
     4.2. Географическая адресация
     
     В каждом сегменте первые 32 логических адреса зарезервированы для позиционной адресации устройств, следующие 192 - для позиционной адресации устройств, находящихся на расширенных сегментах, а остальные 32 - для специальных целей. Эти зарезервированные первые 256 логических адреса на каждом сегменте называются географическими адресами. Существуют два возможных формата географического адреса (рис.7). В первом формате, относящемся к сегменту, все старшие 24 разряда нулевые, младшие 8 разрядов содержат то, что называется полем географического адреса (GA). Второй формат, позволяющий географическому адресу доходить до устройства в другом сегменте, имеет ненулевое поле адреса группы GP и нули во всех разрядах промежутка между полями GP и GA. Вспомогательная логика каждого сегмента исследует все первичные адреса. Если оказывается, что первичный адрес имеет одну из двух указанных форм, где GP соответствует адресу, присвоенному сегменту, в котором находится вспомогательная логика, тогда вспомогательная логика выдает сигнал EG, если этот сигнал уже не выдан мастером или соединителем сегментов. Обнаружив EG=1 и RD=0, слуги сравнивают AD<04:00> со своей физической позицией, закодированной на разъеме, a AD<07:05> сравнивают с нулем. Если устанавливается соответствие, слуга присоединяется к мастеру, после чего могут быть начаты нормальные циклы передачи данных, включая вторичные адресные циклы.

Рис.7. Форматы географических адресов

     Географическая адресация позволяет слуге декодировать меньшее число линий благодаря декодированию адресов, выполненному той частью вспомогательной логики, которая генерирует сигнал EG, или мастером, или соединителем сегментов.
     

     
     На рис.8 показана одна из схем выбора слуги при географической адресации. Модули кратной ширины, реагирующие более чем на один GA, не должны иметь узлов, доступных более чем одним путем.

Рис.8. Выбор слуги при помощи географической адресации

     4.3. Широкая адресация
     
     Во время широкого первичного адресного цикла к действующему мастеру могут быть присоединены несколько слуг. Каждый присоединяемый слуга реагирует на вызов внутренне, не выдавая сигналы подтверждения. Во время широких операций сигналы подтверждения генерирует только вспомогательная логика. Все слуги, присоединенные в результате первичного адресного цикла, отвечают на последующие циклы данных, включая вторичный адресный циклы. Типичными широкими операциями являются синхронизация устройств и сброс сборок регистров на нуль.
     
     Широкий адрес применяется в двух случаях. В первом случае он служит для определения зоны действия широкой операции: направлена ли она к определенному сегменту, ко всем сегментам сети, управляемой посредством информации, содержащейся в соединителях сегментов, или ко всем сегментам, расположенным после определенного сегмента, включая этот сегмент. Во втором случае широкий адрес служит для выбора в управляемом сегменте либо функции, подлежащей исполнению, либо устройств заранее заданного класса. Определены следующие функции: сканирование редких данных, безусловное выставление сигналов на ТР-штырьки, выставление ТР-сигналов при наличии запроса SR и адресация к устройству посредством выдачи сигнала ТР мастером. Устройства, включенные в кабель-сегмент, вместо сигнала ТР используют непосредственно AD-линию, номер которой соответствует установленному географическому адресу устройства. Коды восьми функций предоставлены разработчику для специальных применений. В зависимости от потребности код класса устройства вводят при его изготовлении или во время инициализации системы.
     
     Соединители сегментов играют важную роль в распространении широких операций в системе. Гл.10 содержит точную спецификацию функций СС. Здесь дано лишь краткое описание, чтобы способствовать лучшему пониманию того, как соединители сегментов и слуги интерпретируют широкий адрес.
     
     4.3.1. Как мастер управляет широкой операцией
     
     На рис.9 показан формат широкого адреса. Если в 24 старших разрядах адреса нули, а бит глобальности G (AD<01>) единица, широкий адрес является глобальным и операция распространяется на все сегменты, достигаемые широкой адресацией. В каждом соединителе сегментов в маршрутной таблице зарезервирован бит пропускания, соответствующий GP-полю с нулями при пропускании глобальных широких операций. Картина распространения широкого адреса должна иметь простую древовидную структуру без пересечений (см. п.10.6.2). Это правило должно быть обеспечено во время инициализации системы.

Рис.9. Формат широкого адреса

     
     
     Если в поле GP нули и бит глобальности тоже нуль, широкая операция ограничена тем сегментом, в котором находится действующий мастер. Любой СС, передающий глобальный широкий адрес с нулями в поле GP, обеспечивает установку бита локальности L (AD<00>)=1 при выставлении широкого адреса в сегмент, присоединенный к дальней стороне, независимо от значения бита L в сегменте ближней стороны.
     
     Слуги в сегменте, получившем широкий адрес, реагируют на широкую операцию лишь при условии L=1. Соединители сегментов не исследуют бит локальности, когда определяют, пропускать или не пропускать широкий адрес.
     
     Если нули не во всех разрядах поля GP, то широкая операция не является глобальной и маршрут ведет к определенному сегменту. Биты глобальности и локальности, зафиксированные действующим мастером, определяют сегменты, в которых должна выполняться широкая операция. Если G=L=0, к широкой операции чувствителен лишь сегмент, определенный полем GP; если же G=0 и L=1, то реагируют все сегменты, расположенные на пути широкого адреса к определенному сегменту. Если G=1, широкий адрес распространяется точно так же, как при G=0, и действует точно в тех же сегментах (определяемых битом L), пока он не достигнет того СС, который должен передать широкий адрес определенному сегменту. При таких условиях этот СС выставляет L=1 и нули в поле GP для своего дальнего сегмента. Таким образом, начиная с определенного момента, широкая операция продолжается глобально.
     
     Указанные правила в табличной форме представлены в табл.II, которая является обязательной частью спецификаций, данной в п.10.7.1. Для дальнейшего разъяснения хода широкой операции в таблице есть ссылки на рис.10.
     
     

Таблица II

     
Управление мастером широкой операцией

________________

     * Этот СС не должен пропускать широкую операцию между сегментами Е и С, если какие-либо другие СС соединяют С и Е в широкой операции.

Рис.10. Пример маршрута широкой операции

     
     Для широкой адресации индивидуальные подтверждения не выдаются, поэтому несколько СС, присоединенных к данному сегменту, могут опознавать и передавать глобальный широкий адрес. Каждый СС, обнаруживающий широкий адрес, который следует передать дальше, выставляет сигнал WT=1 в сегмент ближней стороны и пытается завладеть магистралью сегмента дальней стороны. Если в такой попытке возникает какая-либо ошибка, СС генерирует соответствующий ответ на линиях SS (состояние мастера) и сигнал WT=0 с выдачей его в сегмент ближней стороны, при этом СС не выдает сигнал AK=1. Если попытка была успешной, СС продолжает поддерживать WT=1 на своей ближней стороне до тех пор, пока на дальней стороне не получит WT=0, и либо АК (u), либо DK (t). После этого СС выставляет WT=0 в сегмент ближней стороны, но не пропускает ни АК (u), ни DK (t). Один из этих сигналов в соответствии со случаем выдает вспомогательная логика, которая в крейте-сегменте должна чувствовать, что WT=0 по крайней мере в течение времени, равному двум задержкам в магистрали. Таким способом формируется системное подтверждение и передается действующему мастеру, начавшему операцию.
     
     Требования выделения древовидной структуры для выполнения глобальной широкой операции означают, что в системе в каждом данном случае операции допустимо единственное дерево широкой операции и единственный сегмент, ведущий широкую адресацию по всей системе. Глобальные широкие операции из любого сегмента к сегментам, расположенным ниже по дереву, могут выполняться без затруднений. Однако широкая операция с установленным битом глобальности, направленная выше начавшего сегмента, может привести к затруднениям вследствие возможности самоблокировки такой широкой операции. Это происходит, когда СС ожидает освобождение сегмента, которое не может наступить, поскольку сегмент занят другой частью широкой операции. Например, в системе, показанной на рис.10, глобальная широкая операция к сегменту В и его поддереву может быть начата только из сегментов А, В или Р. Аналогичная широкая операция к сегменту N (чье поддерево состоит только из сегмента С) может быть начата из любого сегмента, кроме С.
     
     Если блокировка происходит случайно, то мастер выдерживает весь лимит времени. Операция не повлияет на устройства, но система на некоторое время будет парализована.
     

     Начало широких операций может заметно задерживаться, поскольку распространяющийся широкий адрес должен ожидать завершение всех операций, начатых в сегментах, расположенных на пути адреса. В случаях, когда от системы требуется очень высокое быстродействие, возможно использовать кабельные соединения от точки к точке, поскольку нет иного способа гарантировать быстрые соединения в многосегментной системе. После того как соединение сегментов в системе завершено, скорость циклов передачи данных ограничивается только задержками распространения сигналов в системе. Системные подтверждения (см. п.7.3) обеспечивают всем адресованным устройствам возможность заметить текущий цикл до начала следующего цикла.
     
     4.3.2. Ответ слуги на широкие операции
     
     Биты AD<07:02> широкого адреса, показанные на рис.9, используются в качестве поля функций слуги. Во время адресной фазы широкой операции слуги исследуют только AD<00> и AD<07:02>, все другие биты  игнорируются. AD<00> - бит локальности L должен быть равен единице, если слуга должен выполнить операцию. Если L=1, слуга исследует поле функции, чтобы определить, какое действие ему следует производить в последующих циклах передачи данных. В табл.III описаны эти действия. Слуги, отвечающие на широкую операцию, не выдают сигнала подтверждения AK (u) илиDK (t). Заметим, что во всех случаях, указанных в табл.III, слуги игнорируют бит глобальноcти G (AD<01>), а бит локальности (AD<00>) должен быть равен 1.
     
     

Таблица III

     
Кодирование функций в ответе слуги на широкую операцию

     
     После завершения одного из широких первичных адресных циклов, определенных в табл.III, мастер может во время последующей связки AS/AK действовать следующим образом.
     
     Случаи 1 и 2. Разрешается любая последовательность вторичных адресных циклов и циклов данных. Характеристики состояний те же, что и не для широких операций.
     
     Остальные случаи. Если во время адресной части широкой операции имело место равенство AD<03>-1, то следующим циклом должен быть цикл данных при MS=0. Если первый цикл является циклом считывания данных, за ним при MS=0 может последовать цикл записи данных, который также имеет специальное значение. Устройства, все еще присоединенные к мастеру после завершения этого цикла записи, реагируют на последующие циклы данных обычным путем. Если цикл записи данных, непосредственно следующий за первым циклом считывания данных, не должен иметь особого значения, MS не должен равняться нулю.
     
     Адресный цикл в широких операциях применяется с целью определения условий для выбора устройств и установления соединений. Другие действия не допускаются вплоть до последующих циклов передачи данных. Мастер, замечающий в период адресации ненулевой ответ SS, знает, что возникает какая-то неправильность, которая, однако, не имеет характера аварии благодаря тому, что присоединенные слуги еще не исполнили действий с данными, поскольку период передачи данных еще не наступил.
     
     Слуги, присоединенные к мастерам во время адресного цикла, могут выдавать сигналы SS состояния слуг в ответ на циклы данных тем же способом и с теми же целями, которые обычны для циклов данных при нешироких операциях. Системное подтверждение позволяет мастеру, выполняющему широкую операцию, при получении сигнала DK (t) или АК (u) полагать, что условия на линиях SS правильны, за исключением случая принудительной передачи блока. При широком чтении считываемые данные верны также в момент перехода DK (t). Однако не существует механизма, гарантирующего проверку данных по четности при широком чтении.
     
     Если мастер, выполняющий широкую операцию, видит ненулевой ответ SS в момент DK (t), то он не имеет средств определить, какой из присоединенных слуг правильно выполняет циклы данных и какой выполняет неправильно. Известно только лишь, что кто-то работает неправильно. Чтобы продолжить выполнение задачи, можно пренебречь ошибкой, если это допустимо, или повторить широкую операцию, или, на худой конец, запустить всю систему снова.
     
     Вследствие указанных трудностей, слугам при широких операциях в системах ФАСТБАС не следует выставлять ответы SS, кроме как в критических ситуациях управления. Рекомендуется такие операции разделять на два этапа. Первый является проверочным, поэтому если действительно требуется выставить ответ "SS не равно 0", то это нужно делать в первом цикле. На втором этапе происходит исполнение команды. В случае затруднений мастер может остановить операцию после первого этапа и предпринять корректирующие действия до каких-либо существенных действий со стороны присоединенных слуг.
     
     4.4. Вторичная адресация
     
     Как было описано ранее (например, в п.4.1), вторичный адресный цикл можно рассматривать как цикл данных, в котором определяется новый адрес внутри пространства в устройстве (или в устройствах), присоединенном во время первичного адресного цикла, независимо от его типа - логического, географического или широкого. Для осуществления вторичной адресации, с учетом того, что передача адресов и данных в магистрали происходит мультиплексно, но во многих устройствах необходимо хранить адресную информацию в NTA-регистре адреса следующей передачи.
     

     
     Эти правила позволяют мастерам географически адресовать слуг и считывать обратно предыдущее содержание NTA-регистра. Заметим также, что нет необходимости делать NTA-регистр шириной в 32 разряда. Регистр может содержать одиночные биты, указывающие достоверность многобитовых полей внутри вторичного адреса шириной в 32 бита. NTA-регистр загружается всегда, вне зависимости от достоверности вторичного адреса. Если вторичный адрес неверный, то возвращается SS=7.
     
     Простая или принудительная передача блока не должна модифицировать NTA-регистр, если для наблюдения за передачей данных имеются другие средства, например, память "первый вошел, первый вышел" или счетчики-указатели, как регистр CSR=40 в соединителе сегментов.
     
     4.5. Операция сканирования редких данных и узорного выбора устройств
     
     Операция сканирования редких данных (СРД), случай 3 в табл.III, позволяет мастеру быстро определять, какие из многочисленных устройств содержат ценные данные, и для получения данных ограничиться опросом именно этих устройств. Сканирование редких данных может быть выполнено следующим образом. Операция может начаться с широкого адресного цикла при AD<04:02>=2. В следующем цикле чтения модули, имеющие данные, выставляют сигналы ТР на AD-линии. Затем мастер заканчивает широкую операцию удалением AS, а после этого географически адресуется к тем модулям, которые имеют данные. Данные могут быть считаны при помощи передач блоков. Если требуется очистить модули и установить их в исходное состояние, мастер может начать другую широкую операцию, на этот раз направленную к пространству регистров управления и состояний. Затем при помощи цикла записи данных и ранее полученного ТР-узора выбирается первоначальная группа модулей. Вторичным адресным циклом с последующими циклами записи данных выбирают и модификации нужных регистров.
     
     Узорный выбор устройств выполняется во время первого цикла записи данных, следующего за широким адресным циклом с AD<03>=1 и AD<02>=0. Может быть также промежуточный цикл чтения данных при MS=0. Цикл чтения, следующий после узорного выбора, не предусматривает чтение узора редких данных, как при СРД, а является обычным циклом чтения при широкой операции. Узорный выбор устройств не может быть изменен без выполнения нового широкого адресного цикла.
     
     Первый цикл чтения, который дает узор редких данных, не препятствует узорному выбору во время примыкающего цикла записи данных. Это возможно, например, путем выполнения широкой адресации при MS=4 и AD<04:02>=2, чтения узора редких данных, демаскированием, быть может, битов некоторых модулей, записи узора (с выполнением узорного выбора), записи вторичного адреса для выбора CSR-регистра во всех выбранных модулях, а затем записи данных, чтобы вызвать в этих модулях ответное действие.
     

     Отметим, что процесс присоединения к мастеру во время выполнения широкого адресного цикла не влияет ни на какие внутренние указатели в слуге. Следовательно, существует возможность конструирования устройств, которые выставляют сигнал ТР в зависимости от содержания регистра, указанного регистром NTA. Для осуществления этой возможности выполняется широкий адресный цикл (случай 1 или 2) с целью отбора интересующих устройств, затем следует цикл записи данных вторичного адреса для установки указателя в NTA каждого слуги. Мастер завершает цикл передачи широкого адреса (случай 3), сохраняя GK=1, для повторного отбора устройств, за которым следует цикл чтения данных при MS=0 для опроса этих устройств.
     
     Широкие операции значительно медленнее обычных операций вследствие затрат времени на проведение системных подтверждений. Широкие операции обычно следует ограничивать несколькими циклами или случаями, когда возможен существенный параллелизм.
     
     

ГЛАВА 5. ОПЕРАЦИЯ ФАСТБАС. ТАЙМИРОВАНИЕ, ПОСЛЕДОВАТЕЛЬНОСТИ
И ОТВЕТНЫЕ ДЕЙСТВИЯ

     
     Операция ФАСТБАС содержит обмен информацией между мастером и одним или более слугами. Мастер осуществляет полное управление операцией. Слуги только отвечают на запросы мастеров. Мастер инициирует цикл магистрали (т.е. делает запрос), выставляя сперва сигналы на управляющих линиях ("выбор режима" и "чтение"), а также на информационных линиях ("адрес/данные", "четность" и "разрешение контроля по четности") и затем, после соответствующей задержки, выставляя синхронизирующий сигнал. В зависимости от типа запроса выбранный слуга или вспомогательная логика отвечают при помощи выставления подтверждающего сигнала, а также, если это требуется, слуга выставляет данные на линии "адрес/данные". Статус текущего цикла сообщается по линиям "состояния слуги", сигналы на которые подаются соединителями сегментов или слугами в случае первичного адресного цикла и слугами в случае цикла данных. В табл.IV показана таймирующая последовательность для адресного цикла или цикла данных с подтверждением. Блочные передачи данных могут использовать, а могут и не использовать подтверждение мастер/слуга.
     
     

Таблица IV

     
Таймирующая последовательность для цикла с подтверждением

     
     
     Этот раздел начинается с общих требований к таймированию для сигналов, генерируемых мастерами и слугами. Далее специфицируются первичные адресные циклы и циклы данных. В заключение специфицируется использование некоторых специальных линий, которые могут оказывать влияние на операции ФАСТБАС.
     
     5.1. Общие требования к таймированию взаимодействия мастер/слуга
     
     Следствие требований к таймированию, которые перечисляются ниже, заключается в том, что слуге не нужно иметь сведения о характеристиках таймирования в том сегменте, к которому он в текущий момент подключен, а мастеру не нужно проводить различие между операциями в пределах данного сегмента и вне сегмента. Мастера и вспомогательная логика, подключенные к некоторому сегменту, имеют дело с требованиями к таймированию, ассоциируемыми только с данным сегментом. Соединители сегментов имеют дело с требованиями к таймированию, ассоциируемыми с межсегментными операциями.
     
     Никакие конкретные времена в этом разделе не упоминаются. Наоборот, спецификации приводятся в терминах времен разброса задержек, времен ответных действий и так далее. Рекомендуемые значения этих времен для конкретных реализаций приведены в приложении А.
     
     5.1.1. Требования к таймированию сигналов мастера
     

     
     Системные соображения требуют, чтобы мастера запускали таймер ответных действий в начале каждого цикла магистрали, за исключением принудительных передач. Если в пределах ожидаемого промежутка времени ответ не получен, данный цикл должен быть завершен и должны быть инициированы восстановительные или диагностические процедуры. Для периодов таймера ответных действий адресного цикла и цикла данных могут быть установлены различные значения, если это желательно. При выборе конкретных значений периодов таймера ответных действий следует учитывать только свойства локального сегмента.
     

     
     В мастере лимиты на время ответных действий основываются на времени реакции слуги на таймирующий фронт и максимальном времени распространения сигнала для той магистрали, к которой непосредственно подключен данный мастер.
     
     Таймер другого типа, долгий таймер, нужен мастерам для предотвращения мертвых связок. Этот таймер управляем регистром CSR-9<04> (см. п.8.12) и игнорирует сигнал WT. Он может быть сброшен и запущен в любой момент, например, когда мастер выставляет AR или AS. Лимит времени может быть изменен в любой момент в соответствии с изменяющимися обстоятельствами. Окончание срока не должно влиять на цикл магистрали, если не выставлены AS=1 и AK=0 (лимит времени на мертвую связку в течение адресного цикла). Лимит должен быть достаточным для того, чтобы обеспечить окончание нормальных операций без обрыва, и не слишком большим, чтобы состояния мертвых связок не приводили к бесполезной трате ресурсов системы. Заметим, что мертвые связки могут быть следствием повторных неудач при попытках получения управления нужными ресурсами, и поэтому обнаружение мертвых связок более важно, чем обнаружение падения активности в работе магистрали. Долгий таймер может быть полезен как средство в определении степени удовлетворительного прогресса в достижении целей в конкретных применениях.
     
     Как слуги, так и соединители сегментов выдают сигнал WT (u), когда они оказываются не в состоянии выполнить ответные действия немедленно, но предполагают, что смогут сделать это через короткое время. Мастер должен содержать таймер ожидания, который запускается по получении сигнала WT (u), а сбрасывается и запрещается, когда сигнал "ожидание" находится в состоянии WT=0. Такой таймер ожидания предохраняет мастера от неопределенно долгого ожидания прихода сигнала WT (d), который требуется для продолжения данного цикла. Если истекает лимит времени таймера ожидания, мастер завершает данную операцию, убирая все сигналы.
     

     
     5.1.2. Требования к таймированию сигналов слуги
     

     
     Если слуга должен поддерживать AK=1 в течение большего промежутка времени, чем время адресных ответных действий слуги после получения сигнала AS (d), слуга должен выставить WT=1. Мастер, видя, что AK=1, WT=0, по истечении лимита времени адресных ответных действий мастера, рассматривает это как ошибку.
     
     5.1.3. Использование линии ожидания (WT)
     
     Все операции ФАСТБАС, за исключением принудительных передач, являются асинхронными. Если требуется, таймирующие сигналы могут быть запрещены при помощи линии WT (ожидание). Линия WT используется, когда взаимодействие мастер/слуга происходит через соединитель сегментов.
     

     
     Независимо от состояния сигнала WT, мастер может завершить операцию, когда истекает лимит времени долгого таймера или таймера ожидания. Слуга может выставить WT в ответ на DS (t), если ему требуется больше времени, чем разрешит таймер ответных действий для цикла данных в мастере, но такая практика не рекомендуется, поскольку она увеличивает риск попадания в состояние невосстанавливаемого сбоя. Для целей диагностики операция на магистрали может выполняться по шагам путем подачи импульсного сигнала на линию WT.
     
     5.2. Первичные адресные циклы
     
     Первичный адресный цикл операции ФАСТБАС устанавливает связь между мастером и одним или более слугами. Слуги остаются присоединенными к мастеру и отвечают на циклы данных до тех пор, пока мастер не разорвет связку.
     
     Первичный адресный цикл начинается после того, как мастер получил право на владение магистралью и выставил на магистраль сигнал GK=1. Мастер затем выставляет сигнал RD=0, а также подает сигналы на линии MS, AD и, возможно, на линии РА, РЕ и EG. Затем подается строб адреса AS, и слуги, получающие сигналы AS=1, EG=0, сравнивают, в зависимости от состояния линий MS, либо свои логические адреса, либо широкие адреса с адресом, полученным по линиям AD. Слуги, получающие сигналы AK=0, AS=1 и EG=1, сравнивают адрес, поступивший по линиям AD, со своим географическим адресом. Если была затребована связь с единственным слугой, то слуга, который распознает посланный адрес, возвращает действующему мастеру сигнал АК (u), указывающий, что этот слуга теперь становится присоединенным к мастеру. Если был указан широкий адрес, ответный сигнал АК (u) генерируется вспомогательной логикой, и этот сигнал, когда он получен действующим мастером, служит признаком того, что широкий адрес распространился через указанные части системы. В течение остальной части операции действующий мастер поддерживает AS=1, а присоединенный слуга (или вспомогательная логика) поддерживает AK=1. Мастер завершает операцию, подавая AS=0, а слуга или вспомогательная логика отвечают сигналом AK=0. Когда сигналы AS=AK=0 в течение достаточного промежутка времени, мастер может инициировать новый первичный адресный цикл, если он сохранил свое право на владение магистралью, продолжая подавать сигнал GK=1.
     
     Таймирование первичных адресных циклов с точки зрения мастера и слуги показано на рис.11-13.

________________
     * Минимальное значение  должно быть больше, чем.

1 - линия "чтение"; 2 - линия "выбор режима"; 3 - линии "адрес/данные", "разрешение контроля по четности";
 4 - линия "строб адреса"; 5 - линия "подтверждение приема адреса";
 6 - линия "статус слуги"; 7 - линия "строб данных"

     Относительно определений символов см. рис.13.

Рис.11. Цикл логической адресации

1 - линия "выбор режима"; 2 - линии "адрес/данные", "разрешение контроля по четности", "четность";
 3 - линия "строб адреса"; 4 - линия "разрешение географической адресации";
 5 - линия "подтверждение приема адреса"; 6 - линия "статус слуги"

     Относительно определений символов см. рис.13.

Рис.12. Цикл географической адресации, ЕС выставлен мастером

     
     Символы на рис.11-16:
     
      - задержка от мастера до слуги;
     
      - задержка от мастера до источника ;
     
      - задержка  от источника до слуги;
     
      - время работы логики и формирователя, необходимое слуге для присоединения;
     
      - время отсоединения слуги;
     
      - время работы логики в источнике ;
     
      - время работы логики и формирователя в мастере;
     
      - время работы логики в слуге;
     
      - минимальный промежуток  времени между импульсами (см. табл.А.II);
     
      - время разброса фронтов, учитываемое мастером.

Рис.13. Цикл географической адресации, EG выставлен вспомогательной логикой

     5.2.1. Последовательность действий мастера для формирования сигнала AS
     

     
     5.2.2. Ответные действия слуги на сигнал AS (u)
     

     
     
Таблица V

     
Спецификация типов адресации

     
     Эти правила не требуют, чтобы слуга отвечал на все режимы адресации. Обязательной является только географическая адресация (см. п.4.2). Участие слуги в логических адресных циклах может быть разрешено и запрещено специальными битами в регистре CSR-0. Такое свойство не специфицируется для широких адресных циклов.
     
     Если первичный адресный цикл определяет логический адрес (в область адресов данных), часть IA адресного поля загружается в низшие разряды регистра NTA, а высшие разряды NTA устанавливаются на нуль (см. п.4.4).
     
     Во время фазы декодирования в первичном адресном цикле требование AK=0 удерживает очень медленного удаленного слугу от неправильного декодирования, когда быстрый близкий слуга выдал сигнал АК (u) и мастер продолжает изменять состояние данных и управляющих линий для последующего цикла данных (см. рис.8).
     
     5.2.3. Ответные действия мастера на сигнал АК (u)
     

     
     Отметим, что в течение первичных адресных циклов слуга выставляет ненулевые ответы по линиям SS, если это оправдано, только на логические адреса в пределах области адресов данных. Мастер должен интерпретировать ответные коды SS=4, 5 или 6 как ошибку.
     

Таблица VI

     
Ответ по линиям SS в адресном цикле, поступающий с сигналом АК (u)

     
     
     Мастер может изменять состояние сигналов на линиях AD, RD, РА, РЕ и MS по получении сигнала АК (u).
     
     5.3. Операции
     
     Присоединенные слуги отвечают на циклы данных, которые должны инициироваться действующими мастерами. Взаимные подтверждения мастер-слуга используются для всех циклов данных, за исключением принудительных передач. Эти подтверждения формируются мастером, генерирующим сигнал "строб данных" (DS), и слугой или вспомогательной логикой, отвечающими сигналом "подтверждение приема данных" (DK).
     
     Ниже приводится терминология, используемая для определения различных возможных операций.
     
     НУЛЕВАЯ. Адресация выполняется, но передача данных не происходит. Этот тип операции может быть полезным для тестирования присутствия устройства или для настройки системных связей с целью гарантировать их наличие перед началом фактических передач.
     
     ОДНОКРАТНАЯ. Этот тип операции представляет собой обычную в режиме произвольного доступа передачу данных в количестве одного слова. Такая передача данных, запись или чтение, происходит, соответственно, по сигналу DS (u) или DK (u).
     
     БЛОЧНАЯ. В нескольких циклах передачи данных пересылается некоторое количество (возможно, нулевое) слов данных без повторения какой-либо адресной информации. Передачи данных происходят по сигналу DS (t) или DK (t). Прежде чем инициировать каждую новую передачу данных, мастер ожидает ответа на предыдущую.
     
     ПРИНУДИТЕЛЬНАЯ. Аналогична блочной передаче, за тем исключением, что мастер инициирует каждую новую передачу данных, не ожидая ответа на предыдущую.
     
     ЗАЩИТНЫЙ БУФЕР. Передает данные только в защитный буфер или из него. Не оказывает никакого другого влияния на слугу. Цикл считывания с защитного буфера может быть использован для восстановления информации в случае ошибок по четности при считывании. Запись в защитный буфер с последующим считыванием из него может быть использована для проверки канала передачи данных между мастером и слугой. Передачи данных происходят на DS (t) или DK (t). Перед началом каждой передачи данных мастер ожидает реакцию на предыдущую передачу.
     
     ОЧИСТКА. Операция данных с подтверждением от DS (t) к DK (t) при RD=0 с целью предотвращения ошибок при передаче данных из-за логических схем типа монтажного ИЛИ. Во время этой операции никакие данные не передаются.
     

     Для магистралей, управляемых напряжением, операции по очистке применяются при изменении направления передачи магистрали чтения к записи. Эта операция препятствует одновременному выставлению AD, РА и РЕ обоими устройствами - мастером и слугой. В конце цикла чтения слуга выставляет сигналы на линии. Если после этого мастер хочет выполнять цикл записи, необходимо выполнить операцию очистки для снятия сигналов слуги, прежде чем мастер выставит на эти линии свои сигналы. Подтверждение цикла очистки обеспечивает время, необходимое для того, чтобы отмена сигналов слуги прошла к мастеру с освобождением магистрали для использования ее мастером. Если мастер должен задействовать эти линии до их очистки, то его формирователи напряжения не смогут подавать полный ток возбуждения. Надежный сигнал мастера не будет выставлен на магистрали, пока не исчезнет ток из других драйверов. Поскольку мастер не может опознать это состояние, гарантия надежной работы должна зависеть от дополнительного подтверждения, обеспечиваемого циклом очистки.
     
     БЛОКИРОВАННЫЙ АДРЕС. Первичный адресный цикл сопровождается последовательностью отдельных передач и/или блочных или принудительных передач, считываний или записей в перемешанном виде. Примером является операция считывание-модификация-запись, показанная на рис.14. Вторичные адресные циклы - специальный тип цикла данных - могут быть использованы для доступа к различным внутренним регистрам в пределах адресного пространства, выбираемого в первичном адресном цикле в ходе операции с блокированным адресом.

Рис.14. Цикл чтение-модификация-запись

     Помимо этого, последовательности с блокировкой арбитража при операциях ФАСТБАС могут выполняться отдельным мастером, который не теряет руководства магистралью. Таким образом, набор передач отдельных, блочных, принудительных или, при блокированном адресе, во множество различных слуг может происходить без прерывания со стороны других возможных действующих мастеров. Это достигается путем поддержания GK=1 в мастере и логикой соединителей сегментов (СС), которая заставляет их сохранять установленное соединение в системе до удаления GK. Для установления соединений в системе для последовательностей с блокированным арбитражем могут быть использованы нулевые операции. При последовательности с блокированным арбитражем может быть доступ только к адресам в первоначально соединенной системе.
     
     Синхронизация трех различных типов циклов данных с точки зрения мастера и слуги показана на рис.14-16.
     

Рис.15. Чтение данных при произвольном доступе

Рис.16. Блочная передача с подтверждениями, запись

     
     5.3.1. Последовательность действий мастера для формирования сигнала DS
     

     
     
Таблица VII

     
Интерпретация кодов MS в цикле данных

     
     
     Сигналы на линиях MS, выставленные мастером, неизменны с момента начала разброса фронтов до DS (t) и остаются такими до получения DK (t). Хотя линии MS и могут быть установлены в упомянутое состояние при нескольких переходах DS (t), на этих линиях могут случаться выбросы после DK (t), длящиеся до времени разброса перед DS (t).
     
     Принудительная передача чтения выполняется мастером, формирующим DS (t). Он использует DK (t), получаемые от слуги, для стробирования данных, но мастер не ожидает прихода сигнала DK (t) прежде, чем формировать следующий сигнал DS (t).
     
     5.3.2. Ответные действия слуги на сигнал DS (t).
     

     
     
Таблица VIlla

Ответы слуги на линиях SS во время цикла данных, поступающие сигналом DK (t)

     
Таблица VIIIb

     
Ответы слуги по линиям SS и действия при DK (t)

     
     5.3.3. Обсуждение ответов по линиям "статус слуги"
     
     В этом разделе дается интерпретация записей в табл. VIlla и VIIIb.
     
     Вообще автоматическое изменение содержимого регистра NTA допускается только в том случае, если данные были приняты или выданы слугой.
     

     
     5.3.4. Реакция мастера на DK (t)
     

     
     5.4. Использование линии "сброс магистрали" (RB)
     
     Этот асинхронный сигнал используется для принудительного приведения сегмента в спокойное состояние для инициализации, повторной инициализации или диагностических целей. Для того чтобы сохранить максимум диагностической информации, регистры и устройства памяти в модуле не должны очищаться по сигналу RB.
     
     Сигнал ВН "магистраль остановлена", который выставляется только схемой управления таймированием арбитража (см. п.7.4) запрещает следствия сигнала RB. Это обстоятельство позволяет осуществлять вставление модулей при включенном питании при помощи запрещения ответов модулей на ложные сигналы по линии RB.
     
     5.4.1. Формирование сигнала RB мастером
     
     Импульс на линию RB может быть подан любым мастером, не обязательно действующим мастером, в любой момент времени.
     

     
     Мастер, который выставляет в сегменте сигнал RB и в момент RB (d) принимает право владения магистралью, должен продолжать делать это до проведения диагностики в сегменте и/или инициализации или повторной инициализации сегмента.
     
     5.4.2. Ответные действия слуги на сигнал RB
     

     
     См. последний абзац п.5.5.
     
     Отметим, что, когда сигнал BH=1, устройства игнорируют состояние сигнала RB.
     
     5.5. Ответные действия устройства на включение питания
     

     
     От устройств, реагирующих на POWER ON (включение питания) или RB, требуется только запрещать выставление сигналов ФАСТБАС, которые не установлены на нуль при нулевом состоянии других сигналов ФАСТБАС. Например, не требуется, чтобы слуга блокировал выставление АК, если АК сведено к нулю путем приема AS=0.
     
     

ГЛАВА 6. АРБИТРАЖ В МАГИСТРАЛИ

     
     В общем виде система ФАСТБАС состоит из одного или более сегментов, каждый из которых может содержать несколько мастеров. Прежде чем мастер сможет начать операцию, ему должны быть обеспечены гарантии, что магистраль, к которой он подключен, свободна и остается свободной от вмешательства со стороны других мастеров в течение всего периода передачи. Методика, используемая для обеспечения этого условия, требует наличия в каждом устройстве схемы, способной завоевывать право на владение магистралью, а также наличия некоей активной схемы, называемой схемой управления таймированием арбитража (УТА), которая подключается к каждому сегменту и не является частью какого-либо отдельного устройства. УТА обеспечивает выработку таймирующих и управляющих сигналов для процесса арбитража, а также информирует выигравшего мастера о том, когда он сможет принять на себя использование магистрали. Если действие влечет за собой прохождение через соединители сегментов, тогда такая гарантия доступности магистрали должна быть распространена сегмент за сегментом на все затрагиваемые сегменты.
     
     Каждому мастеру присваивается уровень приоритета для использования во время цикла арбитража, и в соответствующий момент подготовленный мастер, с самым высоким приоритетом среди принимавших участие в арбитраже получает право на владение магистралью. Как только мастеру было дано и он принял право владения магистралью, мастер оставляет за собой управление магистралью до тех пор, пока не решит отказаться от этого. В результате операция с низким приоритетом может запретить исполнение операции с высоким приоритетом. Соблюдение приоритетов обеспечивается только во время арбитража.
     
     При получении запроса на арбитраж УТА инициирует цикл арбитража, если магистраль в данный момент не занята. Если магистраль занята, то именно действующий мастер решает, когда сможет состояться цикл арбитража. Выбор критерия, используемого мастером для определения этого момента времени, предоставляется разработчику устройства. Одна из альтернатив заключается в том, чтобы разрешить проведение цикла арбитража непосредственно сразу за последним первичным адресным циклом текущей операции. В результате следующий мастер обычно может быть выбран прежде, чем действующий мастер закончит свой последний цикл данных. Такое перекрытие арбитража с действиями на магистрали означает, что, когда магистраль занята, теряется минимальное или вообще никакое время не теряется при переключении от одного мастера к другому.
     
     Если последняя или единственная часть текущего взаимодействия является блочной или принудительной передачей, промежуток времени между последним адресным циклом и последним циклом данных может оказаться довольно длительным. Если используется предложенный выше алгоритм, следующий мастер может быть выбран задолго до того, как он получит право на владение магистралью. Другие мастера, имеющие более высокий уровень арбитража, чем подготовленный мастер, могут выставить запросы на использование магистрали в течение того промежутка времени, которое требуется действующему мастеру для завершения его последних циклов данных. Этим мастерам, однако, не будет разрешено участвовать в соревновании за право владения магистралью до тех пор, пока подготовленный мастер не получит управление магистралью и, в свою очередь, не разрешит проведение очереднего цикла арбитража. Если действующий мастер задерживает инициирование цикла арбитража до своего последнего или предпоследнего цикла данных, результаты арбитража с большей точностью отображают состояние запросов на момент освобождения магистрали.
     
     6.1. Использование линий магистрали в процессе арбитража
     
     В табл.IX представлено краткое описание десяти линий магистрали, используемых в процессе арбитража.
     
     

Таблица IX

     
Линии для арбитража в системе ФАСТБАС

     
     Рекомендуется, чтобы локальный уровень арбитража 31 был зарезервирован для использования диагностическими модулями.
     
     Мастер должен выставить AR как первый этап в получении владения магистралью. Перед этим мастер должен проверить состояние других линий магистрали. Для выполнения протокола гарантированного доступа мастер выставляет AR, только если не выставлен AI. Это ведет к круговому, с учетом приоритетов, разрешению владения магистралью. Для выполнения протокола приоритетного доступа мастер выдает AR только в случае, когда его уровень арбитража выше, чем уровень действующего мастера. Это позволяет мастеру, который проверяет состояние AR, выполнять длинную передачу, прерываемую только передачами с более высоким приоритетом. Если не работает ни один из этих протоколов, мастер выдает AR, если ему требуется использовать магистраль.
     
     Цикл арбитража инициируется, если линия AR находится в состоянии "истинно", а линии AG, GK, WT находятся в состоянии "ложь". Так как состоянием линии GK управляет действующий мастер, он может управлять инициированием циклов арбитража. Схема УТА запускает такой цикл, формируя сигнал AG (u), который используется мастерами, выставляющими запросы, для пропускания своих уровней арбитража на линии AL, а всеми другими мастерами - чтобы убрать свои уровни арбитража с линий AL. Определение выигравшего мастера производится самими мастерами - схема УТА просто обеспечивает таймирующие сигналы для этого процесса. После выдачи сигнала AG (u) схема УТА ожидает в течение фиксированного промежутка времени завершение процесса арбитража. Этот промежуток определяется задержками на магистрали и во внутренней логике. В конце указанного периода ожидания код на линиях AL представляет собой уровень арбитража выигравшего мастера. Если в это время схема УТА обнаруживает недопустимый нулевой уровень на линиях AL, она не ожидает прихода сигнала GK (u) и считает данный цикл арбитража завершенным. Если код на линиях AL отличается от нуля, тогда схема УТА проверяет магистраль на предмет активности. Когда связка AS/AK текущей операции прекращается на время, достаточное для очистки магистрали, и WT=0, тогда схема УТА формирует сигнал AG (d). Выигравший мастер, о котором теперь говорят как о подготовленном мастере до тех пор, пока он не возьмет на себя владение магистралью, осознает, что он выиграл, а всем остальным участкам процесса арбитража становится известно, что они проиграли.
     
     Получение подготовленным мастером сигнала AG (d) побуждает его возвратить схеме УТА сигнал "подтверждение разрешения" (GK) и приступить к использованию магистрали. Если схема УТА не получает сигнал GK в течение времени, определяемого задержками на магистрали и в логике, она предполагает, что выигравший мастер не хочет или не может присвоить право на владение магистралью, и, если сигнал "запрос на арбитраж" находится в состоянии AR=1, инициирует новый цикл арбитража.
     
     Если мастерам разрешено выставлять сигнал AR в любой момент времени, мастера с высоким приоритетом могут неопределенно долго не давать право на владение магистралью мастерам с низким приоритетом. Этой проблемы можно избежать, если мастера руководствуются рекомендованным протоколом гарантированного доступа, который использует формируемой схемой УТА управляющий сигнал "запрет запроса на арбитраж" (AI). Мастера инициируют запросы на арбитраж тогда, когда сигнал AI=0. Все запросы на владение магистралью, которые присутствуют в момент выдачи сигнала AI (u), обслуживаются в порядке приоритетов, прежде чем любым запросам, возникающим после сигнала AI (u) будет разрешено пройти на линию AR. Результатом является форма циклического упорядочения приоритетов. Мастера, которые не руководствуются этим протоколом, могут сочетаться с такими мастерами, которые его используют, допуская возможность для мастеров получать владение магистралью, не принимая во внимание запросы от мастеров с более низкими приоритетами.
     
     Две особенности протокола арбитража должны быть подчеркнуты. Первая заключается в том, что именно мастера решают, кто будет следующим использовать магистраль. Вторая состоит в том, что именно схема управления таймированием арбитража определяет момент времени, в который подготовленный мастер может взять на себя владение магистралью. На рис.17 показана логика управления арбитража в мастере. Для работы этой схемы требуются дополнительные ключи (см. п.6.3.1). Для обеспечения правильности векторов арбитража нужны дальнейшая аппаратная или программная проверки.

Рис.17. Логика управления арбитражем в мастере

     6.2. Процесс арбитража
     
     В предыдущем разделе были кратко описаны таймирование и управление циклом арбитража. Подробные спецификации, касающиеся этих вопросов, помещены в дальнейших разделах. В данном разделе детально описывается процесс, при помощи которого определяется выигравший уровень арбитража. Реализация соответствующей схемы в ведущем устройстве показана на рис.18. Отметим, что логические правила в данном случае таковы, что если логический нуль и логическая единица одновременно подаются на одну и ту же линию от двух различных источников, эта линия будет находиться в состоянии логической единицы.

Рис.18. Логика арбитража в мастере

     
     При получении сигнала AG (u) те мастера, которые желают соревноваться за право владения магистралью (т.е. выставляющие AR), используют внутренний флаг "пропустить сигналы на линии AL" для того, чтобы выставить свой внутренний уровень арбитража (IAL) на линии AL<05:00>. Затем каждый мастер непрерывно сравнивает присвоенный ему уровень арбитража с кодом на линиях AL. Если мастер обнаруживает, что внутреннее значение любого из разрядов AL отличается от логического уровня соответствующей линии AL, то он запрещает выставление своих данных на все линии AL, имеющие меньший вес. Как следствие логического правила, упомянутого выше, единственно устойчивое различие, которое может возникнуть, относится к случаю, когда внутреннее значение равняется 0, в то время как на соответствующей линии AL имеется логический уровень 1.
     
     Условие, накладываемое при пропускании информации на линии AL, может вызвать неоднократное изменение их содержимого, прежде чем стабилизируется конечное значение. По ходу этих изменений один или несколько мастеров могут на короткое время устанавливать свой внутренний флаг "арбитраж выигран" ("это мой"), указывающий, что они будут выбраны владеющими магистралью в следующий раз, как только она станет доступной. Однако схема УТА ожидает в течение времени, равного четырем задержкам магистрали плюс шесть задержек в логике арбитража, чтобы определить окончательно выигравшего мастера прежде, чем перейти к следующей части процесса арбитража. Задержка в логике арбитража равняется времени, требуемому мастеру для того, чтобы отметить различие в значениях одного из старших разрядов кода AL и прекратить пропускание всех разрядов кода AL с меньшим весом. Кроме зависимости от используемой технологии, на эти задержки влияет также способ реализации функции арбитража.
     
     Рис.19 иллюстрирует таймирование процесса выбора мастера с самым высоким приоритетом. Изображенная ситуация заключается в следующем: мастер А (уровень арбитража 010101b) и схема УТА находятся на одном конце магистрали. Мастера В (уровень арбитража 001111b) и X (уровень арбитража 100000b) находятся на противоположном конце магистрали. Действующим мастером является X, а мастера А и В выставляют сигналы на линию AR. Мастер X формирует сигнал GK (d), чтобы показать, что может состояться цикл арбитража. Схема УТА отвечает сигналом AG (u), и именно момент выдачи этого сигнала служит точкой отсчета шкалы времени на рис.19.

_________________
     * Мастер А устанавливает внутренне "это мой".
     
     ** Мастер В устанавливает внутренне "это мой".
     

Рис.19. Арбитраж для двух мастеров при наихудших задержках

     Мастер А, обнаружив сигнал AG (u), пытается пропустить свой уровень арбитража на линии AL. Мастер X еще не получил сигнал AG (u), следовательно, линия AL<05> все еще находится в состоянии логической 1, и приоритетная схема не разрешает мастеру А, вследствие его уровня арбитража, выставить сигналы на какие-либо из линий AL. Спустя время задержки в магистрали мастер X обнаруживает сигнал AG (u) и, так как он сам не выставляет запрос, убирает свой уровень арбитража на магистраль. В это время мастер В получает сигнал AG (u) и пытается выставить свой уровень арбитража с магистрали. Поскольку в настоящий момент ни мастер А, ни мастер X не выставляют сигналы на какие-либо линии AL, на последних теперь содержится код уровня арбитража мастера В и он считает себя в данный момент выигравшим.
     
     Спустя время, равное задержке в магистрали, код уровня арбитража мастера В достигает конца магистрали, на котором расположен мастер А и где приоритетная логика разрешает установку мастером А линии AL<04> в состояние логической 1. Мастер А в это время не может оказать влияние на любые другие линии AL, поэтому код 011111b распространяется обратно к противоположному концу магистрали. Здесь мастер В обнаруживает, что его собственное значение и состояние на магистрали для линии AL<04> различаются, следовательно, оно прекращает выставлять сигналы на линии от AL<03>до AL<00> включ. и более не рассматривает себя в качестве выбранного мастера.
     
     Код 010000b затем распространяется обратно к концу магистрали, на котором расположен мастер А и где приоритетная логика теперь разрешает ему выставить все разряды своего уровня арбитража на линии AL, а также, обнаружив соответствие между внутренним и внешним значениями уровня арбитража, начинает рассматривать себя в качестве выигравшего мастера. Уровень арбитража мастера А распространяется в сторону того конца магистрали, на котором расположен мастер В, не оказывая дополнительного влияния на что-либо. Итак, если не учитывать задержки в логике арбитража, спустя четыре задержки в магистрали после выдачи сигнала AG (u) был определен истинный выигравший мастер.
     
     На рис.20 рассмотрена более сложная ситуация, которая приводит к такому же самому худшему случаю задержек. Усложнение в данном случае заключается в добавлении в промежуточной точке магистрали еще одного мастера, чей уровень арбитража также является промежуточным между уровнями мастеров А и В. Небольшие квадратики на диаграмме показывают, что в данном месте и в данное время в состоянии магистрали не происходит никаких изменений.

     Надписи аналогичны рис.19.
________________
     * Соответствующий мастер устанавливает внутренне "это мой".
     

     
Рис.20. Арбитраж для трех мастеров при наихудших задержках

     
     
     6.3. Правила арбитража
     
     6.3.1. Формирование мастером сигнала AR и пропускание соединителем сегментов сигналa AR
     
     Сигнал "запрос на арбитраж" (AR) используется мастером для выставления требования на владение магистралью своего сегмента или, через соединитель сегментов, другого сегмента. Второе применение этой линии позволяет действующему мастеру обнаружить присутствие других мастеров, которые в настоящий момент заблокированы текущей операцией.
     

     
     Подготовленному мастеру следует прекратить сигнал AR=1 при получении сигнала AG (d), если он не должен принимать участие в очередном цикле арбитража.
     
     6.3.2. Установка и снятие сигнала AI схемой УТА
     
     Управляющий сигнал "запрет запроса на арбитраж" (АI) генерируется схемой управления таймированием арбитража для того, чтобы дать возможность мастерам участвовать в соревновании за владение магистралью, что позволяет мастерам с низким приоритетом получать владение магистралью независимо от потока запросов, выставляемых мастерами с более высокими приоритетами. Сигнал AI генерируется всеми схемами УТА, но не все мастера должны принимать во внимание сигнал AI, когда они выставляют AR. Мастерам следует иметь возможность работы в режиме гарантированного доступа (см. п.8.11).
     
     Спецификации, касающиеся установки и снятия сигнала AI схемой УТА, содержатся в п.7.1.
     
     6.3.3. Установка и снятие сигнала AG схемой УТА
     
     Передний фронт таймирующего сигнала "разрешение на арбитраж" (AG) формируется схемой УТА для того, чтобы инициировать цикл арбитража, во время которого соревнующиеся мастера определяют, кто из них станет подготовленным мастером. Задний фронт сигнал AG используется для того, чтобы передать управление подготовленному мастеру.
     

     
     Спецификации, касающиеся установки и снятия сигнала AG схемой УТА, содержатся в п.7.1.
     
     6.3.4. Установка и снятие сигнала AL мастером
     
     Каждому мастеру присваивается внутренний уровень арбитража, который он, если желает получить владение магистралью, через логическое "ИЛИ" подает на линии "уровень арбитража", AL<05:00> во время цикла арбитража. Затем соревнующиеся мастера непрерывно проверяют и модифицируют состояние линий AL в соответствии с установленным протоколом арбитража. После соответствующей задержки состояние линий AL представляет собой самый высокий уровень арбитража, поданный на них в течение данного цикла.
     

     
     Мастер может изменять состояние сигналов, которые он выставляет на линии AL, при включении питания, а также в течение времени от сигнала GK (u) до сигнала AG (u).
     
     Для того чтобы удовлетворить требования к таймированию для мастера, принимающего участие в цикле арбитража, рекомендуется схема, аналогичная той, что приведена в разд.D.1 приложения D.
     
     6.3.5. Установка и снятие сигнала GK мастером
     
     Цикл арбитража позволяет соревнующимся мастерам самим принять решение, кто из них станет следующим, которому будет предоставлено владение магистралью. Тот факт, что мастер является подготовленным мастером, известно ему самому; любой другой мастер просто знает, что он не подготовленный мастер.
     
     Когда подготовленный мастер получает сигнал AG (d), прежде чем использовать магистраль, он подтверждает, что возьмет на себя владение магистралью, выдачей сигнала "подтверждение разрешения", GK (u). Если этот ответ не будет получен в пределах интервала времени, установленного схемой УТА (см. п.7.1.2), будет инициирован новый цикл арбитража, если еще остались какие-либо активные запросы. Циклы арбитража запрещены до тех пор, пока действующий мастер не сформирует сигнал GK (d).
     

     
     Для действующего мастера допускается вслед за сигналом GK (d) вновь выдавать сигнал GK (u) при условии, что в течение того периода, когда сигнал GK=0, мастер продолжал поддерживать сигнал AS=1. Если мастер формирует сигнал AS (d), когда GK=0, он должен принять участие в цикле арбитража и выиграть его прежде, чем будет вновь использовать магистраль.
     
     6.4. Арбитраж системного уровня
     
     Процедура арбитража в локальном сегменте проста. Каждому мастеру в сегменте присваивается отличный от других, обычно на локальном уровне, уровень арбитража, и арбитраж происходит так, как описано выше.
     
     Связь через границы сегментов выполняется соединителями сегментов. Для того чтобы операция прошла через соединитель сегментов, он должен получить владение магистралью сегмента своей дальней стороны. Для этого требуется, чтобы соединитель сегментов содержал схему арбитража мастера, описанную выше. Основная проблема, которую необходимо решить, заключается в том, как уровни арбитража передаются через соединители сегментов СС.
     
     Поскольку СС должен обладать способностью запрашивать и получать владение магистралью сегмента своей дальней стороны, он должен принимать участие в циклах арбитража и ему должен быть присвоен уровень арбитража. Если бы этот уровень арбитража пересекал каждый сегмент, оставаясь в том виде, каким он был у мастера, инициировавшего взаимодействие, проблема гарантии единственности уровней арбитража оказалась бы трудной, если не невозможной, для решения. Однако, если соединителю сегментов присваивается локальный, с точки зрения сегментов его дальней стороны, уровень арбитража, проблема значительно облегчается, причем за это платится приемлемая цена, заключающаяся в том, что, возможно, уровень арбитража будет изменяться по мере того, как взаимодействие будет пересекать границы сегментов.
     
     Если мастеру необходимо иметь высокий приоритет, который остается одним и тем же во всей соединенной системе, ему присваивается системный уровень арбитража. СС, обнаруживающий системный уровень арбитража в сегменте своей ближней стороны, будет использовать тот же самый системный уровень арбитража, когда будет соревноваться за использование сегмента своей дальней стороны. Следовательно, один тот же уровень арбитража, который выше, чем любой локальный уровень, используется во время проведения арбитража за владение каждым сегментом, вовлекаемым во взаимодействие.
     
     Если весь поток операций, выходящий из сегмента через соединитель сегментов, должен иметь системный уровень арбитража, тогда действующие мастера в этом сегменте не нуждаются в том, чтобы им были присвоены как можно более редкие системные уровни арбитража. Системные уровни арбитража передаются соединителем сегментов без изменения, но локальные уровни арбитража преобразуются в уровень арбитража дальней стороны соединителя сегментов. Если уровень арбитража дальней стороны СС является системным, тогда этот системный уровень используется при проведении арбитража за владение всеми дополнительными сегментами, необходимыми для осуществления связи со слугой.
     
     Межсегментный процесс арбитража включает исходный сегмент, все сегменты, являющиеся посредниками, а также сегмент, являющийся целью данного взаимодействия. Вследствие этого оказывается возможным использовать один и тот же системный уровень арбитража более чем один раз в физически соединенной системе при условии, что каждая часть этой системы, использующая тот же системный уровень арбитража, представляет собой логически выделенную структуру: т.е., маршруты от исходного сегмента к сегменту, являющемуся целью взаимодействия, не имеют общих сегментов.
     
     В разд.10 подробно описывается, как СС участвует в арбитраже за владение сегментом своей дальней стороны.
     
     Оптимальные уровни арбитража мастеров и СС зависят от конкретной системы. Приоритеты соблюдаются только во время проведения арбитража. Если никакие из мастеров не следуют протоколу гарантированного доступа, для мастеров с низким приоритетом существует вероятность, что их запросы на владение магистралью останутся не обслуженными в течение очень длительных периодов времени. В таких системах вероятность возникновения этой ситуации может быть уменьшена путем присвоения высоких приоритетов редко возникающим запросам и низких приоритетов - часто возникающим запросам.
     
     Протокол гарантированного доступа устраняет возможность исключения или значительной задержки реакции на запросы от мастеров с низким приоритетом за счет некоторой задержки реакции на запросы с высоким приоритетом. Если это оказывается неприемлемым, те мастера, которые должны получать быстрый доступ к магистрали, могут, вдобавок к тому, что им присваивается высокий уровень приоритета, игнорировать состояние линии AI, когда они выставляют запросы. Такие мастера могут в любой момент времени добавлять запросы к очереди необслуженных запросов без необходимости ожидать, пока не кончится очередь. Поскольку запросы в такой очереди обслуживаются в порядке приоритетов, на запросы на владение магистралью от мастеров с высоким приоритетом, игнорирующих сигнал AI, может быть дан быстрый ответ.
     
     

ГЛАВА 7. ВСПОМОГАТЕЛЬНАЯ ЛОГИКА В СЕГМЕНТЕ

     
     Практическая реализация сегмента требует наличия схемы, которая является общей для всех устройств в сегменте. Эта вспомогательная логика управляет проведением циклов арбитража, контролирует адресные циклы и сигнализирует о выставлении географических адресов в данном сегменте на линию EG, формирует системные подтверждения для широких операций, выдает сигналы для остановки операций в сегменте, когда задействован переключатель "работа/останов", подает логические единицы и нули для кодирования штырьков географического адреса (GA) обеспечивает согласователи на обоих концах магистрали для большинства сигнальных линий. Подобно мастеру, вспомогательная логика должна быть осведомлена о характеристиках таймирования магистрали, к которой она подключена. Такая информация, касающаяся конкретной реализации магистрали, содержится в приложении А.
     
     7.1. Управление таймированием арбитража (УТА)
     
     Описание арбитража в магистрали дано в разд.6.
     

     
     7.1.1. Формирование сигнала AI схемой УТА
     

     
     7.1.2. Формирование сигнала AG схемой УТА
     

     
     Зарезервированный соединитель сегментов (см. п.10.7.6) пропускает сигнал AR от своей дальней стороны к ближней стороне, позволяя таким образом действующему мастеру получать сведения о запросах на использование любого из сегментов, вовлеченных в данную операцию. Когда мастер выдает сигнал GK=0, чтобы показать, что вскоре он прекратит владение магистралью, сегменты, в которых сигнал AR выставлен единственно потому, что через СС пропускается сигнал, могут немедленно обнаружить, что условия для выставления сигнала AG (u) удовлетворяются. Это вызывает проведение цикла арбитража, в результате чего на линиях AL устанавливаются нули. Схема УТА распознает эту ситуацию как ошибочную, формирует сигнал AG (d) и, следовательно, оказывается готовой ответить правильно на следующий сигнал AR=1.
     
     7.2. Управление географической адресацией
     
     Слуга, обнаруживший сигнал EG во время адресного цикла, проверяет 8 младших адресных линий для того, чтобы определить, был он выбран или нет. Мастер, осуществляющий географическую адресацию слуги, расположенного в другом сегменте, не может подать сигнал EG вместе с полем адреса группы, которое указывает на этот сегмент, поскольку это действие привело бы к выбору слуги, расположенного в том же сегменте, где находится мастер. Следовательно, соединители сегментов не пропускают сигнал EG, и каждый сегмент должен иметь схему управления географической адресацией (УГА) для того, чтобы обнаружить географические адреса, нацеленные на слуги, которые расположены в данном сегменте, и выставить EG.
     
     Географический адрес может иметь либо нули в старших 24 разрядах, либо ненулевое поле адреса группы, за которым следуют в общей сложности 24 разряда, содержащих нули. Сегменту может быть присвоено более чем одно значение для поля адреса группы. Одно из них, обычно самое меньшее, называется "базовый адрес группы", и именно это значение заносится в регистр адреса сегмента, в схеме УГА во время инициализации системы и используется для обнаружения географического адреса.
     
     Если сигнал EG не выставлен, слуги не будут распознавать географический адрес. Задержка, возникающая при формировании сигнала EG-схемой УГА, не вызывает никаких трудностей при условии, что лимит времени для мастера в адресном цикле подготовлен с учетом этой задержки.
     

     
     Рекомендуется, чтобы на плате УГА в логике сигнала EG был реализован CSR#1 в виде регистра переключателей или перемычек, допускающего только чтение. Код, хранимый в этом регистре, может использоваться для однозначного идентифицирования сегмента. Этот регистр должен содержать по меньшей мере разряды с 20 по 31.
     
     7.3. Формирование системного подтверждения при широкой операции
     
     Вспомогательная логика формирует системные подтверждения во время широких операций (см. гл.4 и 5). Во время первичного адресного цикла логика системного подтверждения (ЛСП) активизируется в каждом сегменте, адресуемом мастером, выполняющим широкую операцию. Каждое ЛСП выставляет АК и DK, а также, наряду с сигналом WT, генерируемым соединителями сегментов, обеспечивает правильное распространение таймирующих сигналов от мастеров к слугам и обратно.
     

     
     Отметим, что задержка после WT=0 может перекрыть задержки, характерные для времен ответов.
     
     Соединитель сегментов, пропускающий любую операцию, выставляет WT=1 в сегменте своей ближней стороны до тех пор, пока не будет получен ответ от сегмента дальней стороны. В случае широкой операции в сегменте, более чем один СС в сегменте может пропускать данную операцию. Перечисленные выше правила, касающиеся использование сигнала WT, позволяют всем широким циклам, адресным или данных, достигнуть конца каждой ветви широкой операции прежде, чем будет сформирован любой таймирующий ответный сигнал помимо сигнала WT=1. По мере того, как ответ АК или DK идет обратно к действующему мастеру, выдерживается двойное время задержки в магистрали; этим игнорируются любые возмущения сигнала WT=1 в крейт-сегментах, вызываемые многочисленными источниками, устанавливающими в различные моменты времени сигнал WT в состояние WT=0. Для некоторых конкретных реализаций кабель-сегмента эти две задержки в магистрали могут не являться необходимыми.
     
     Во время циклов принудительных передач данных (MS=3) соединители сегментов не выставляют сигнал "ожидание", и время интегрирования для WT=0 равно нулю. Следовательно, логические требования п.3, указанные выше, приводят в результате к синхронному распространению сигналов DS (t) и DK (t) от мастера к концам ветвей широкой операции.
     
     7.4. Управление "работа/останов" и сигнал "магистраль остановлена"
     
     Логика "работа/останов" опознает состояние переключателя "работа/останов" (см. п.14.4) и подает на линии АК и ВН сигналы, показывающие неактивное, остановленное состояние сегмента. Это позволяет всем устройствам, размещенным в сегменте, защищать себя от ложных сигналов, когда другие устройства подключаются или отключаются от сегмента.
     
     Запрос на останов от переключателя "работа/останов" после завершения любой операции, которая к настоящему моменту уже выполнялась и при освобождении магистрали сегмента, вызывает подачу сигналов ВН и АК. Устройства должны использовать сигналы ВН и/или АК для внутренней защиты.
     

     
     7.5. Согласователи
     

     
     Зарезервированные линии не нуждаются в согласовании.
     
     7.6. Вспомогательная логика для крейт-сегментов
     

     
     Независимо от расположения вспомогательной логики согласователи в магистрали должны быть на концах сегмента или вблизи них.
     
     Для крейт-сегментов, которые входят в состав расширенного сегмента, возможно, что все особенности, перечисленные в первых частях (2) и (3), не потребуются. Однако, независимо от того, как реализуется расширенный сегмент, всегда требуются согласователи и соединители с GA03.
     
     7.7. Вспомогательная логика для кабель-сегментов
     

ГЛАВА 8. ОБЛАСТЬ АДРЕСОВ РЕГИСТРОВ УПРАВЛЕНИЯ И СОСТОЯНИЙ

     
     Состояние линий MS во время первичного адресного цикла определяет, выбирается ли в пределах слуги область адресов данных (MS=9 или 2) или область адресов регистров управления и состояний (CSR) - (MS=1 или 3). Если выбирается область данных, когда используется логическая адресация, поле внутренних адресов IA первичного адреса имеет обычно достаточную ширину для того, чтобы указать желаемый регистр или функцию слуги. Каждое устройство имеет поле адресов CSR шириной 32 разряда. Следовательно, для того, чтобы выбрать конкретный регистр из области CSR, после первичного адресного цикла требуется вторичный адресный цикл.
     

     
     Поскольку каждое устройство имеет 32 разряда, предназначенных для адресов CSR-регистров, существует возможность разделить это адресное пространство на ряд зон и выполнить стандартные присвоения адресов в пределах этих зон, не запрещая специальное использование всего пространства. Данная спецификация не требует ни того, чтобы были реализованы все описанные регистры, ни того, чтобы были реализованы вое биты в определенном регистре.
     

     
     Область адресов нормальных CSR содержит наиболее общеупотребимые управляющие и статусные регистры. Все регистры в этой области либо определены, либо зарезервированы. И все же, поскольку некоторые из них предназначены для использования зависимости от типа устройства, имеется некоторая гибкость в употреблении регистров. Область адресов программных CSR содержит программы и таблицы, используемые прежде всего самим устройством. Они могут быть предусмотрены в мастере ФАСТБАС и могут потребоваться в качестве данных другими устройствами ФАСТБАС. Область адресов параметрических CSR содержит статистическую или редко меняющуюся информацию о данном устройстве, например, калибровочные константы и информацию от изготовителя. Изменение информации, хранимой в области адресов параметрических регистров, может потребовать специальных операций, таких как программирование ППЗУ, которые не могут быть выполнены посредством ФАСТБАСА. Данные спецификации не накладывают никаких специальных ограничений на область адресов пользовательских CSR.
     
     Настоятельно рекомендуется, чтобы все регистры, предназначенные для записи, допускали бы и чтение. Отметим, что когда считывается содержимое какого-либо регистра, все нереализованные биты возвращаются в виде логических нулей (см. п.5.3.2).
     
     8.1. Функции селективной установки и сброса
     
     Многие функции управления требуют, чтобы какой-либо бит в регистре был или установлен, или сброшен, чтобы вызвать необходимые действия. Соображения экономии при реализации диктуют, чтобы ряд подобных функций был сгруппирован вместе в одном управляющем регистре. Часто с той целью, чтобы осуществить селективную установку или сброс отдельного бита в таком регистре и при этом не нарушить любые другие биты в этом регистре, используется операция типа "чтение-модификация-запись". В случае ФАСТБАСА многие функции управления лучше всего будут выполняться при помощи широких операций, исключая таким образом возможность использования операции типа "чтение-модификация-запись", поскольку состояние других битов в одном и том же управляющем регистре может отличаться от устройства к устройству.
     
     Чтобы приспособить для этой цели широкие операции, для системы ФАСТБАС принято решение размещать функции установки и сброса в различных битах в пределах одного и того же регистра. Биты установки по своему местоположению соответствуют статусным битам, на которые осуществляется воздействие, а биты сброса смещены на 16 разрядов влево (в сторону старших разрядов) в данном слове. Таким образом, логическая единица, записанная в позицию бита установки, считывается обратно как логическая единица в позиции бита установки, а логическая единица, записанная в позицию бита сброса, считывается обратно как логический нуль в позиции бита установки. Бит, считываемый обратно в позиции бита сброса, может использоваться для передачи относящейся к этому статусной информации об устройстве.
     

     
     
Таблица X

     
Реализация функции селективной установки/сброса в CSR-регистре

     
     
     Действие битов установки и сброса не ограничивается исключительно тем, что описано выше. Бит установки мог бы использоваться для запуска схемы с одним устойчивым состоянием, а бит сброса - для предварительного приведения ее в исходное состояние. В этом случае статусный бит должен отражать текущее состояние схемы с одним устойчивым состоянием.
     

     
     Биты селективной установки и сброса не должны размещаться в одном регистре с обычными битами, предназначенными для чтения и записи. Селективные биты могут размещаться в одном регистре с битами, предназначенными только для чтения, или с битами для импульсного управления, таким как "установка" и "сброс", которые вызывают некоторые действие, но не запоминаются в адресуемом регистре.
     
     8.2. Распределение области адресов нормальных CSR-регистров
     
     Распределение адресов регистров в области нормальных CSR показано в табл.XI. Все регистры группируются по выполняемой функции, и среди них первая группа из 8 шт. представляет собой регистры, наиболее часто требуемые для слуг, следующая группа из 8 шт. содержит регистры, наиболее часто требуемые в дополнение к мастеру, и так далее.
     
     

Таблица XI

     
Регистры управления и статуса - CSR

     
     8.3. CSR-регистр 0
     
     Функции, которые считаются необходимыми даже в простейших из устройств, содержатся в CSR#0. Для того чтобы реализовать эти функции по возможности экономичным способом, определения в этом регистре нарушают соглашение ФАСТБАС в том, что функции битов регистра не совпадают для операций чтения и записи. Некоторые биты по своему существу допускают только запись, т.е. вызывают немедленные действия, такие как очистка регистра, в то время как другие, такие как идентификатор устройства, по существу допускают только чтение. CSR#0 совмещает в себе эти два типа битов, позволяя функциям, которые нормально должны быть распределены в двух регистрах, содержаться в регистре, имеющем единый адрес. Адрес, используемый для этого регистра 0, отличается от всех других адресов тем, что доступ к нему может осуществляться географически даже простыми устройствами, не имеющими дешифраторов адреса. Устройства, имеющие дешифраторы адреса, могут быть реализованы таким образом, чтобы обеспечить доступ к регистру CSR#0, используя широкую, географическую или логическую адресацию.
     
     8.3.1. Идентификаторы устройств и их распределение
     
     Идентификатор устройства ФАСТБАС представляет собой шестнадцатиразрядное двоичное число, которое присваивается каждому различаемому типу устройства.
     

     
     Значения для старших 12 разрядов из шестнадцати будут присваиваться председателем комитета NIM по запросам организаций, которые затем будут присваивать значения для остального четырехразрядного поля и закреплять результирующие шестнадцатиразрядные числа за новыми или переработанными моделями устройств ФАСТБАС так, как это требуется. Таким образом, блок из 16 идентификаторов представляется организациям. Могут быть запрошены несколько блоков. Эта схема позволяет определить 65520 идентификаторов.
     
     Идентификатор считается с разрядов CSR#0<31:16>. Нулевой код (никакие биты не установлены в единицу) не допускается для разрядов 31:20 идентификатора.
     

________________
     * В настоящее время код-идентификатор присваивает председатель комитета NIM Луис Кострелл
     
     (Lous Costrell, National Bureau of Standards, Gaithersburg, MD 20899, USA) или П.Дж.Понтинг (Р.J.Ponting, ЕР Division CERN, 1211 Geneva 23, Switzerland).
     
     
     8.3.2. Распределение битов управления и статуса
     

     
     
Таблица ХIIа

     
Назначение битов регистра CSR#0

     
     Примечание. В этой и последующих таблицах номера битов, которым предшествует буква S или С, указывают на то, что данный бит является либо битом установки (S) либо битом сброса (С), связываемым с действием функции селективной установки/сброс.
     
     

Таблица ХIIb

     
Определения функций битов регистра CSR#0

     
     
     8.4. CSR-регистр 1
     
     Назначение битов этого регистра определяется пользователем. В соединителях сегментов он используется для хранения уровня арбитража дальней стороны.
     
     8.5. CSR-регистр 2
     
     Этот регистр управления и состояний не является обязательным для устройств, за исключением тех, которые генерируют сообщения о прерываниях. Он используется для обеспечения более подробных сообщений об ошибках, а также для реализации функций, которые являются менее общими, чем те, что обеспечиваются регистром CSR#0. Присвоение индивидуальных битов показано в табл.ХIIIа, а их определения приводятся в табл. ХIIIb.
     

     
     
Таблица ХIIIа

Определение функций регистра CSR-2

     
     
Таблица ХIIIb

     
Определения функций битов регистра CSR-2

     
     
     8.6. CSR-регистр 3
     

     
     Структура и присвоение логических адресов обслуживания в п.4.1.
     
     Если данное устройство является мастером, в котором не реализована логическая адресация, запись единицы в бит CSR#0<01> просто разрешает данному мастеру выставлять запрос на владение магистралью. Если устройство является соединителем сегментов, запись CSR#0<01> разрешает пропускание операций к порту дальней стороны соединителя сегментов.
     
     8.7. CSR-регистр 4
     
     Регистр адреса пользователя CSR#4 содержит адрес действующего мастера (если CSR#0<03>=1) или адрес самого последнего мастера (если CSR#0<03>=0), которые затребовали и получили исключительное право на управление устройством.
     
     Предпочтительный путь для мастера получить исключительное право на использование целого устройства заключается в следующем: мастер пытается записать свой адрес в регистр CSR#4 устройства. Если устройство доступно для прикрепления, операция записи проходит нормально, и в нем устанавливается бит CSR#0<03>=1 - "устройство прикреплено". Если данное устройство недоступно, поскольку другой мастер владеет исключительным правом на его исполнение, операция записи не выполняется и возвращается код SS=1 ("занято"). Когда мастер более не нуждается в исключительном праве на использование, он записывает логическую единицу в бит CSR#0<19> - "открепить устройство". Мастер может получить управление устройствами, в которых не реализованы регистр управления и статуса CSR#4, путем выполнения операции "чтение-модификация-запись" по отношению к регистру CSR#0 для того, чтобы реализовать директиву "тестировать и установить".
     
     Мастер может также получить исключительное право на использование устройства, не прерывая связку AS/AK, или при помощи поддержания сигнала GK=1 для того, чтобы запретить арбитраж. Этот способ обладает тем недостатком, что он запрещает все другое использование сегментов, вовлеченных в операцию.
     
     В случае коротких операций, таких как "чтение-модификация-запись", этот способ может оказаться более эффективным для получения исключительного права на использование устройства. (Конечно, для системы всегда оказывается возможным реализовать взаимное недопущение конфликтов при помощи программного распределения ресурсов).
     
     Этот механизм применим для устройства в целом. В случае приложения, которые требуют независимого распределения подразделов устройства, см. описание регистров CSR#70-81.
     
     8.8. CSR-регистр 5
     
     Этот регистр может быть реализован в мастерах или слугах и использоваться либо для управления, либо просто для индикации количества переданных слов.
     
     Прежде чем пересылать блок данных, в регистр счетчика слов CSR#5 может быть загружено максимальное количество передач, разрешенное для данного взаимодействия. Содержимое регистра уменьшается на единицу после каждой передачи. Внутренний адрес, используемый для следующей передачи, обычно содержится в регистре адреса следующей передачи NTA (см. п.4.4).
     
     8.9. CSR-регистр 6
     
     Этот регистр с селективной установкой и сбросом используется для выбора до 16 средств самотестирования, управление которыми возложено на бит CSR#2<07>. Биты CSR#6<15:00> выбирают тесты с 15 по 0, а при чтении также показывают статус выбора. Биты CSR#6<31:16> показывают статус тестов соответственно с 15 по 0, индицируя при помощи бита, установленного в единицу, что был обнаружен сбой. Если обнаружены какие-либо сбои, бит CSR#2<23> также должен быть установлен в единицу.
     
     8.10. CSR-регистр 7
     
     Этот регистр используется с целью задания классов для широких операций (см. табл.III), на которые будет отвечать устройство. Биты с 31 по 16 зарезервированы и считываются как нули. Несмотря на то что устройство может быть приписано к более чем одному классу широких операций, данная широкая операция может выбирать одновременно только один класс.
     
     Биты с 15 по 0 соответствуют классам широких операций с 15 по 0 в том же порядке. Если бит "N" установлен в единицу, устройство будет выбрано широкой операцией с устройствами класса "N", см. табл.III.
     
     8.1.1. CSR-регистр 8
     

     
     Содержимое этого регистра должно изменяться только в соответствии с правилами, изложенными в п.6.3.4.
     
     8.12. CSR-регистр 9
     
     Этот регистр используется для управления, главным образом в диагностических целях, таймерами в ведущем устройстве, связанными с длительностью отрезков времени, в течение которых мастер собирается ожидать установления связи (таймер ожидания, см. п.5.1.1), или для завершения адресных циклов (см. п.5.2.1), или для завершения циклов данных (см. п.5.1.2), или истечения общего времени, отпущенного для операции (долгий таймер, см. п.5.1.1).
     

     
     CSR - регистры с 1 ch до 1 Fh обеспечивают средства для определения периодов таймеров, управляемых с помощью CSR#9.
     

     
     В общем случае периоды таймеров должны быть указаны в наносекундах.
     
     

Таблица XIV

     
Регистр управления таймерами

     
     
     8.13. CSR-регистры с Ah no Fh
     
     Этот набор пар регистров содержит адреса, предназначенные для использования мастером, когда он посылает сообщения о прерываниях или данные в устройства обслуживания прерываний. Первый из каждой пары регистров указывает первичный ФАСТБАС - адрес устройства обслуживания прерываний, а второй из этой же пары указывает вторичный адрес из области CSR, который должен стать приемником сообщения о прерывании. Эти регистры обеспечивают стандартный путь для мастеров, предоставляющий возможность содержать в ПЗУ программы, посылающие данные и сообщения о прерываниях, и все же оставаться способными оперировать различными или изменяющимися приемниками для этих данных. Вообще источник А должен использоваться для нормальных прерываний, относящихся к тестированию, и источник С - для прерываний, связанных с ошибками.
     
     8.14. CSR-регистры с 20h no 3Fh
     
     Эта группа из 32 регистров с возможностью селективной установки и сброса обеспечивает полное управление источниками сигналов SR "запрос на обслуживание", которых может быть не более 256. Каждый регистр может полностью манипулировать не более 8 источниками сигналов SR, нумеруемыми с 0 до 7, и организован следующим образом:
     
     (бит 31) c7d7----c0d0s7e7----s0e0 (бит 00)
     
Биты "е" и "s" соответственно сбрасывают и устанавливают источник SR. Биты "d" и "е" соответственно запрещают и разрешают выставление запроса SR от источника на линию SR данного устройства. Биты "s" и "е" могут также быть считаны для того, чтобы получить информацию о статусе источника и маски на текущий момент.
     
     Эти регистры являются обязательными для устройств, имеющих более чем один источник запроса на обслуживание (см. п.9.2).
     
     8.15. CSR-регистры с 70h no 81h
     
     Устройства могут иметь несколько подразделов, которые нуждаются в независимых функциях, выполняющих прикрепление и управление. Подраздел может быть абстрактным понятием, таким как "процесс" или "задание" в вычислительном устройстве, или он может представлять собой определенный набор регистров в многоканальном счетчике, или любую другую, определенную пользователем или изготовителем, часть устройства.
     

     
     Функция, выполняемая регистрами CSR#70h  - 7Fh 7F для подразделов, аналогична функции CSR#4 по отношению к устройству в целом. Функции регистра CSR#80 аналогичны функциям битов CSR#0<03>  и <19>.
     
     CSR#81 позволяет ограничить влияние CSR-команд и лишь на часть подразделов устройства. Так для того, чтобы очистить все регистры устройства, за исключением закрепленных за подразделом 3, необходимо записать код 8FFF7h в CSR#81h, записать код 8000 0000h в CSR#0 ("очистка данных") и затем, если нужно, записать код 8h в CSR#81h для того, чтобы вновь разрешить работу подраздела 3.
     
     Способность регистра CSR#81 к селективным установке и сбросу позволяет пользователю каждого подраздела управлять им независимо от других подразделов.
     
     8.16. CSR-регистры с AOh по AFh, с BOh по BFh и COh и CFh
     
     Эти три блока, каждый из которых состоит из 16 регистров, используются для хранения сообщений о прерываниях (см. п.9.1), предназначенных для посылки источниками А, В и С соответственно. Адреса, в которые эти сообщения должны быть посланы, указываются регистрами с Ah no Fh, как описано в п.8.13.
     
     8 17. CSR-регистры с 8000 0000h по BFFF FFFFh, параметрическая область
     
     Область адресов параметрических CSR специфицирована таким образом, который допускает удобные способы реализации, использующие программируемые постоянные запоминающие устройства (ППЗУ).
     
     ППЗУ легкодоступны в виде схем с длиной слова 8 бит (1 байт, поэтому для содержимого каждой адресуемой ячейки из параметрических областей специфицируется только поле AD<07:00>. Остальные разряды AD<31:08> считываются в виде нулей.
     

     
     Таким образом, из регистра CSR-8000 0000h будет считан код 55h, если незапрограммированному состоянию соответствует 0, или код ААh, если незапрограммированному состоянию соответствует 1.
     

     
     
Таблица XVa

     
Распределение адресов в области параметрических CSR-регистров

     
     
Таблица XV (b)

     
Определение терминов, использованных в табл. XVa

     
     8.18. Сброс битов СSR-регистров
     

     
     
Таблица XVI

     
Сброс битов в CSR-регистрах

     
     Примечание. В табл. XVI знак "-" означает, что статус соответствующего бита (битов) не должен измениться, в то время как буква X означает, что характер воздействия на указанные биты предоставляется на выбор разработчику.
     
     

ГЛАВА 9. ПРЕРЫВАНИЯ

     
     В контексте ФАСТБАС термин "прерывание" означает запрос от одного устройства на обслуживание или внимание со стороны другого устройства. Обычно обслуживающим устройством является процессор, который содержит собственный механизм обработки прерываний. Прерывание, воспринятое через этот механизм, приостанавливает нормальное исполнение программы для того, чтобы выполнить специальную программу обслуживания прерывания.
     
     Спецификация ФАСТБАС описывает два стандартных протокола - операцию прерывания и обслуживания запроса, которые должны в выше указанном смысле интерпретироваться как прерывания, соответствующим образом спроектированные интерфейсами. Отметим, что сама система ФАСТБАС не имеет прерывающего механизма, который позволяет останавливать операцию ФАСТБАС на середине исполнения, запускать новую операцию и доводить ее до завершения, и затем возобновлять исполнение первоначальной операции с того места, где она была прервана.
     
     9.1. Операция прерывания
     
     Мастер, желающий выполнить операцию прерывания, сначала обычным путем получает владение магистралью. Затем он посылает сообщение длиной максимум 16 слов соответствующему устройству обслуживания прерываний (УОП), чей адрес должен содержаться в области CSR-регистров прерывающего мастера (см. п.8.13). Это сообщение записывается в блок приема прерываний (см. табл.XI), доступ к которому осуществляется при помощи вторичного адресного цикла. Формат сообщения не специфицирован, за исключением четырех младших разрядов первого слова, которые должны содержать информацию о количестве слов, следующих за первым в данном сообщении. Второе слово должно содержать адрес прерывающего мастера, а следующие слова, если они есть, должны содержать детали или указатели на детали, касающиеся причины данного прерывания.
     
     Завершение операции записи, то есть разрыв прерывающим мастером связки AS/AK, вызывает прерывание по отношению к процессору УОП. Если обслуживание данного прерывания требует проведения операций ФАСТБАС, тогда это УОП должно запросить и получить владение магистралью. Поскольку операции ФАСТБАС, находящиеся в процессе выполнения, не могут быть прерваны, интервал времени между моментом, когда мастер обнаруживает, что должна быть инициирована операция прерывания, и моментом, когда начинается обслуживание этого прерывания, непредсказуем.
     
     Сообщение о прерывании обычно записывается с использованием блочной передачи данных, но также возможны однословные передачи данных с произвольным доступом. В некоторых приложениях это может позволить сообщению о прерывании просто модифицировать одно слово в блоке, оставляя другие слова без изменения. Действия, связанные с прерыванием, не запускаются до тех пор, пока не будет разорвана взаимосвязь сигналов AS/AK, поэтому возможно проведение нескольких однократных операций записи при помощи использования вторичных адресных циклов для выбора соответствующих регистров.
     

     УОП может иметь максимум 16 различных блоков приема прерываний, каждый из которых генерирует свое собственное прерывание. Если приоритеты прерываний в процессоре связаны с блоками приемных регистров, приоритет должен расти вместе с увеличением базового адреса приемного блока в пространстве адресов CSR-регистров.
     

     
     9.2. Линия "запрос на обслуживание"
     
     Протокол, связанный с операцией прерывания, требует, чтобы устройство, генерирующее прерывание, было способно выигрывать владение магистралью и чтобы приемник прерывания содержал по меньшей мере один блок приема прерываний. Линия "запрос на обслуживание" (SR) обеспечивает более простой, хотя и менее универсальный, способ для устройств, включая те из них, которые не обладают способностью владеть магистралью, генерировать прерывания. Прерывания типа "запрос на обслуживание" могут обслуживаться менее сложными мастерами, чем те, что отвечают на операции прерывания.
     
     В устройстве может существовать много источников запросов на обслуживание. Биты в регистрах от CSR#20 по CSR#3F (см. п.8.14) обеспечивают управление максимум 256 различными источниками запросов на обслуживание. Все разрешенные источники запросов на обслуживание объединяются вместе по "ИЛИ" для того, чтобы сформировать общий внутренний сигнал "запрос на обслуживание". В этих регистрах также предусмотрены биты, позволяющие определять статус индивидуальных источников запросов на обслуживание, а также их масок. Внешний сигнал SR формируется путем объединения по "И" внутреннего бита флага SR с битом "разрешение" в CSR-регистре (см. п.8.3.2). Регистр CSR#0 содержит также бит состояния внешнего сигнала "запрос на обслуживание", выходящего из данного устройства, бит состояния общей маски и бит общего из данного устройства, бит состояния общей маски и бит общего сброса запросов на обслуживание. Устройство с единственным источником запроса на обслуживание может полностью управлять им, используя только биты в CSR#0.
     
     Когда устройству разрешено выставление запроса на обслуживание, оно может формировать сигнал SR в любой момент времени, не обращая внимания на состояние других сигнальных линий ФАСТБАС. Соединители сегментов, в которых установлено аналогичное разрешение, пропускают сигнал SR от своих сегментов дальней стороны к сегментам ближней стороны. SR воспринимается обработчиком запросов на обслуживание (ОЗО), который был запрограммирован для слежения за всеми возможными источниками SR, которые могут достичь его. Ответом ОЗО на сигнал SR должно быть выставление требования на владение магистралью. Когда владение магистралью будет получено, ОЗО проводит стандартные операции ФАСТБАС для того, чтобы определить местоположение и обслужить источник или источники SR.
     
     Методика, используемая ОЗО для определения местоположения источников SR, зависит от возможностей устройств, которые могут выставлять сигнал SR. Один метод, который будет работать при всех обстоятельствах, заключается в том, что ОЗО проверяет состояние битов CSR#0<05:04> всех возможных источников запросов. Подобный опрос голосов может оказаться наиболее эффективным приемом, если общее число возможных источников запросов невелико.
     
     В качестве альтернативы ОЗО может осуществить специальный режим широкой адресации (случай 5 в табл.III), нацеленный на каждый сегмент, предназначенный для обслуживания. При этом типе широкой операции во время адресного цикла присоединяются только те устройства, которые выставляют SR, и во время непосредственно следующего за этим цикла чтения они подают сигналы на свои Т-штырьки. Таким образом, битовый узор, поступающий по линиям AD в момент прихода DK, идентифицирует те устройства в сегменте, которые выставляют SR.
     
     Когда определено местоположение устройств, выставляющих SR, ОЗО адресует каждое из этих устройств по очереди, используя либо географическую, либо логическую адресацию, и проверяет статусные регистры для того, чтобы определить точную причину SR. Затем ОЗО определяет, может ли он самостоятельно выполнить обслуживание. Если имеет место именно такой случай, производится обслуживание, сбрасывается источник SR и обслуженный слуга отсоединяется. Если это не так, и требуется другой процессор, ОЗО сбрасывает соответствующий бит маски для того, чтобы запретить последующие запросы от данного источника, формирует сообщение о прерывании, соответствующее этому конкретному источнику запроса на обслуживание, и инициирует операцию прерывания по отношению к требуемому УОП.
     
     Позже УОП выполняет требуемое обслуживание, сбрасывает бит источника SR и устанавливает соответствующий бит маски. Тем временем ОЗО, возможно, обслуживал другие источники запросов в пределах того же или иного устройства. Таким образом, каждый источник SR является логически независимым объектом и может получать соответствующее обслуживание, не обращая внимание на нужды других источников. Нет никакого ограничения, чтобы все источники в пределах отдельного устройства обрабатывались одинаковым образом или одним и тем же процессором.
     
     Вследствие жесткой зависимости использования SR от конкретной реализации и приложения, спецификации могут касаться только управления запросом и его выставления.
     

          
     Отметим, что когда BH=1, устройства игнорируют состояние линии SR (см. п.7.4).
     
     

ГЛАВА 10. СОЕДИНЕНИЕ СЕГМЕНТОВ

     
     Когда мастер связан со слугой, то имеет место двунаправленный поток информации независимо от направления передачи данных. Это происходит благодаря взаимному подтверждению мастер/слуга, которое имеет место во время адресного цикла и которое может возникать в каждом последующем цикле данных. Если и мастер, и слуга находятся в одном и том же сегменте, тогда магистраль сама обеспечивает среду для связи. Вследствие требований к скорости и электрической нагрузке, а также соображений, касающихся пропускной способности и соперничества, существует практический предел для числа устройств, которые могут быть непосредственно подключены к сегменту. По этой причине с целью разрешения мастеру, находящемуся в одном сегменте, осуществлять связь со слугой, расположенным в другом независимом сегменте, предусмотрено устройство, называемое соединителем сегментов (СС).
     
     Мастеру нет необходимости знать, находится ли слуга, к которому он обращается, в том же самом или в другом сегменте. Протоколы связи для различных типов адресации (логической, широкой или географической) и различных режимов передачи данных (однократного, блочного принудительного и с фиксированным адресом) должны отрабатываться соединителями сегментов прозрачно. Кроме того, СС должны также автоматически компенсировать возросшие задержки, вызванные их использованием.
     
     СС состоит из двух секций, называемых портами. Порт подключается к одному из двух сегментов, связываемых данным соединителем. Затем два порта физически связываются таким образом, который может компенсировать их разделение.
     
     Порт СС, подключенный к сегменту, где находится действующий мастер, в течение данной операции ведет себя как слуга, а второй, порт этого СС, подключенный к другому сегменту, где находятся слуги, ведет себя как мастер по отношению к указанным слугам (см. рис.21).

Рис.21. Понятия ближней и дальней стороны для СС

     Если операция должна пересечь ряд сегментов, тогда в каждом СС, через который проходит операция, порт, являющийся электрически более близким к действующему мастеру (порт ближней стороны), ведет себя как слуга, а порт, электрически более далекий от действующего мастера (порт дальней стороны), ведет себя как мастер.
     
     Случись так, что мастер и слуга поменяются местами, тогда через те же самые СС должен быть проложен обратный маршрут. Это означает, что роли ближней и дальней стороны каждого порта СС должны быть изменены на противоположные. Следовательно, каждый порт СС должен быть способен вести себя либо как слуга, либо как мастер. Именно такой двухсторонний тип СС обсуждается в настоящем документе. Если поток операций всегда имеет одно и то же направление, мог бы использоваться другой тип СС. Но два СС последнего типа не эквивалентны первому типу СС из-за различий в способе, с помощью которого должны разрешаться конфликты в использовании соединителя.
     
     10.1. Типы соединителей сегментов
     
     В самом общем смысле СС отображает адрес от своей ближней стороны к дальней стороне. Были подробно проверены два специальных алгоритма отображения с тем, чтобы могли быть детализированы спецификации для физически реализуемого СС общего назначения: (1) - случай без преобразования, при котором СС просто пропускает без изменения все поле адреса группы, за тем исключением, что он преобразует часть адресного поля в нули, как то требуется для географической и широкой адресации; (2) - случай полного преобразования, при котором СС преобразует поле адреса группы. Одно особенно полезное преобразование изменяет поле адреса группы (, ,  и так далее) на 0, 1, 2 и так далее для своего сегмента дальней стороны, если это именно тот сегмент, который адресуется, а в противном случае пропускает поле адреса группы без изменения. СС может быть спроектирован так, чтобы он воплощал в себе один или оба из этих алгоритмов; однако для большинства целей рекомендуется алгоритм без преобразования. В приложении В описывается рекомендуемый СС типа S=1, который связывает крейт-сегмент с кабель-сегментом и может работать по любому алгоритму.
     
     СС с преобразованием и без преобразования могут сосуществовать в системе (т.е. там, где некоторые сегменты адресуются с использованием полного логического адреса, а другие - с использованием преобразованного адреса) при условии, что существует СС, который может выполнять пропускание с использованием преобразования в одном направлении и без преобразования в противоположном направлении.
     
     Алгоритм преобразования может оказаться полезным в системе, содержащей много идентичных сегментов, таких как процессоры обработки данных с высокой степенью параллелизма, поскольку он позволяет осуществлять внутренние присвоения адресов и, следовательно, иметь идентичные программы в вычислительных устройствах, используемые в каждом сегменте. Более сложные алгоритмы преобразования могут оказаться полезными в системах, использующих, например, управляемую адресом переменную маршрутизацию.
     
     10.2. Пропускание операций
     
     Каждый порт СС контролирует поток операций в том сегменте, к которому он подключен, выискивая некий адрес в том наборе адресов, которые ему было предписано пропустить. На распознанный адрес он отвечает путем выставления сигнала WT в сегменте ближней стороны для того, чтобы учесть задержки, вносимые, когда операция проходит через сегменты. (Интервал от момента получения сигнала AS (u), который указывает на присутствие правильного адреса, до момента выставления WT называется временем ответа СС при адресации. Теперь таймирование становится предметом ответственности СС, который далее принимает участие в арбитраже на право использования сегмента дальней стороны.
     
     Если мастер, находящийся в сегменте ближней стороны, имеет системный уровень арбитража, то этот уровень используется, когда СС принимает участие в арбитраже на использование сегмента дальней стороны. Если мастер в сегменте ближней стороны имеет локальный уровень арбитража, в этом случае используется уровень арбитража дальней стороны СС. В результате, когда операции присвоен системный уровень арбитража либо действующим мастером, либо логикой дальней стороны СС, этот уровень остается неизменным при проведении арбитража на владение всеми дополнительными сегментами, необходимыми для того, чтобы достичь слуги. Однако локальные уровни арбитража подлежат изменению от сегмента к сегменту. Во всех случаях используется тот протокол арбитража (с гарантированным доступом или нет), который специфицирован для порта дальней стороны СС.
     
     Когда получено владение сегментом дальней стороны, инициируется адресный цикл. При определенных обстоятельствах географический или широкий адреса должны быть модифицированы СС, прежде чем пропускать их в сегмент дальней стороны. При других обстоятельствах, в зависимости от реализации, СС может преобразовывать, а может и не преобразовывать адреса. Информация, выставляемая СС на линии AD, всегда сопровождается сигналом PE=1 (разрешение контроля по четности). Входящие данные, сопровождаемые сигналом PE=1, пропускаются без изменений, независимо от того, обнаружена ошибка четности или нет. Для преобразуемого адреса значение РА вычисляется заново. СС подобно всем другим устройствам игнорирует адресную информацию, когда обнаружено, что она содержит ошибку четности.
     
     Получение сигнала АК (u) логикой дальней стороны СС указывает, что слуга был достигнут. СС отвечает (за исключением случая широких операций) следующими действиями в своем порте ближней стороны: он убирает сигнал WT, затем выставляет сигнал АК (u), который, когда он получен действующим мастером, завершает процесс установления связки с требуемым слугой. Циклы данных происходят аналогичным образом, используя сигналы WT, DS и DK, но с меньшими задержками, поскольку вовлеченные сегменты уже все нацелены на данную операцию. Каждый соединитель сегментов вводит в таймирующие сигналы задержки, компенсирующие времена разброса задержек, свойственные сегментам, которые он соединяет. Таким образом, удовлетворяется требование к таймированию системного характера.
     
     10.3. Разрешение конфликтов
     
     Общее описание приоритетного арбитража приведено в разд.6. На рис.22 изображена обобщенная ситуация, где операция А предпринимает попытку пройти из сегмента J в сегмент L через сегмент К, а операция В пытается пройти из сегмента L в сегмент М также через сегмент К. В зависимости от соотношений таймирования может иметь место любая из следующих ситуаций.
     
     1. Операции А и В принимают участие в арбитраже за использование сегмента К, выигрывает операция В.
     
     2. Операция А принимает на себя управление соединителем сегментов СС (J, К), но уже слишком поздно участвовать в арбитраже за использование сегмента К, которое уже выиграно операцией В.
     
     3. Операция А получает право на управление сегментом К, операция В управляет сегментом L, и обе эти операции предпринимают доступ к СС (К, L).
     

Рис.22. Конфликт при использовании СС

     
     
     Ситуация 1 и 2 представляет собой соперничество за использование сегмента, где логика арбитража на магистрали разрешает конфликт путем предоставления обеим этим операциям возможности арбитража за использование магистрали, как это происходит в ситуации 1, или путем блокирования вмешательства со стороны операции А, которая достигла сегмента К слишком поздно (т.е. после выставления сигнала AG (u), чтобы участвовать в уже проводимом цикле арбитража.
     
     Ситуация 3 является истинным конфликтом при использовании соединителя сегментов. В этом конфликте участвуют две операции, проводимые в пределах короткого отрезка времени, одна вслед за другой, и он должен быть разрешен при помощи вмешательства логики разрешения конфликтов, имеющейся в СС. Этот процесс определен в п.10.7.3.
     
     10.4. Маршрутные таблицы
     
     Каждый порт СС содержит схему распознавания адреса, которая определяет, должен ли адрес быть пропущен к порту дальней стороны. Возможны различные реализации этой схемы. Схема, выбранная для системы ФАСТБАС, использует запоминаемые маршрутные таблицы. Маршрутная таблица представляет собой небольшой участок памяти, адресуемый самыми старшими разрядами ФАСТБАС-адреса; ее содержимое указывает, какие адреса должны пропускаться соединителем сегментов.
     
     Одна маршрутная таблица еще не содержит маршрута, а скорее она содержит список адресов для пропускания. Именно наборы из всех маршрутных таблиц определяют те маршруты, которые используются операциями. Дуплексный СС (единственный тип, подробно рассматриваемый здесь) содержит две маршрутные таблицы, по одной для каждого направления.
     
     Структура маршрутной таблицы и, конечно, любая практическая схема распознавания адреса накладывают некоторые ограничения на присвоение адресов устройствам. Что касается системы ФАСТБАС, конкретное ограничение заключается в том, что устройства, которым присвоены одинаковые старшие адресные разряды, должны все быть подключены к одному и тому же сегменту. Число старших адресных разрядов, проверяемых СС для распознавания адреса, определяет максимально возможное в системе количество сегментов или, более точно, количество групп адресов, которые могут быть выделены. Эта старшая часть адреса называется адресом группы (GP), и ее ширина определяется индивидуальной реализацией СС (см. гл.4).
     
     Сегменту может быть присвоено несколько адресов групп для того, чтобы дать ему возможность содержать ряд устройств, каждое из которых требует больших объемов адресного пространства. Один адрес из набора адресов групп, обычно самый низкий, назначается в качестве базового адреса группы для географической адресации.
     

     Каждая запись в маршрутной таблице должна содержать достаточно информации для того, чтобы можно было выделить четыре состояния. Они перечислены ниже:
     
     1. Отключить адрес.
     
     2. Пропустить адрес.
     
     3. Пропустить адрес, адрес направлен к сегменту дальней стороны.
     
     4. Пропустить адрес, адрес направлен к сегменту дальней стороны, адрес группы является базовым адресом группы.
     
     Метод, определенный для индикации этих состояний, включает использование трех битов: бита пропускания, бита - признака места назначения и бита - признака базового адреса. Состояние 2 индицируется битом пропускания, состояние 3 - обоими битами, установленными в единицу (битом пропускания и битом - признаком места назначения), и состояние 4 - тремя битами, установленными в единицу.
     
     Состояние 3 требуется для того, чтобы реализовать широкую адресацию (см. п.4.3). Если это состояние встречается во время адресного цикла при MS1=1, то СС, прежде чем пропустить адрес, обнуляет старшие 24 разряда и устанавливает AD<00>=1. Нулевой адрес группы зарезервирован для прокладки маршрута при широкой операции и никогда не присваивается сегменту.
     
     СС выставляет EG, если встретилось состояние 4, и все адресные разряды от AD<08> до поля адреса группы равны нулю, когда MS1=0 при AS (u).
     
     Содержимое маршрутной таблицы доступно для чтения мастером и, если позволяет данная реализация, может быть им изменено. Доступ к маршрутной таблице осуществляется через регистр адреса маршрутной таблицы CSR#40h, который может быть выбран вторичной адресацией. Когда установлена связь, в этот регистр заносятся данные для того, чтобы указать адрес записи в маршрутной таблице, к которой необходимо получить доступ. Формат данных совпадает с форматом поля адреса группы, т.е. самый старший разряд адреса маршрутной таблицы является самым старшим разрядом данных (AD<31>).
     
     Занесенные в регистр CSR#40h адреса записи в маршрутной таблице сопровождается циклами чтения данных или, если они реализованы, циклами записи данных в CSR#41h. Если используется режим блочной передачи данных, доступ осуществляется к последовательным записям в маршрутной таблице. Формат данных, относящихся к записям в маршрутной таблице, идентичен формату данных, относящихся к адресу записей, с добавлением в позициях младших трех разрядов информации о признаке базового адреса, признаке места назначения и о пропускании. Этот формат применяется независимо от типа СС.
     
     10.5. Регистры управления и состояний в СС
     

     Каждый порт СС содержит 8 CSR-регистров, которые используются для управления устройством. При распределении и использовании этих регистров соблюдаются общие правила, приведенные в разд.8. Так нереализованные биты игнорируются во время записи и возвращаются как логические нули во время чтения. Эти регистры доступны через географическую адресацию, сопровождаемую вторичными адресными циклами. Только один регистр CSR#41h - регистр данных маршрутной таблицы может использовать преимущества механизма блочной передачи данных.
     

     
     Воздействие включения питания, сигналов "сброс магистрали", RB и "очистка" на CSR-регистры в СС определяется в п.10.5.9. Спецификации, помещенные ниже, относятся к CSR-регистрам в порте ближней стороны.
     
     10.5.1. Регистр CSR#0 - идентификатор, статус и управление
     

     
     
Таблица XVIIa

     
Назначение битов CSR#0 в соединителе сегментов

     
     
Таблица XVIIb

     
Функции битов регистра CSR#0

     
     
     10.5.2. CSR#1 - уровень арбитража дальней стороны
     

     
     Ответим, что прежде чем порт дальней стороны СС сможет стать доступным через указанный СС, этот регистр должен быть инициализирован.
     
     10.5.3. CSR#8 - уровень арбитража ближней стороны
     

     
     10.5.4. CSR#9 - управление таймерами
     

     
     10.5.5. CSR#40h - адрес маршрутной таблицы
     

     
     Отметим, что максимальная допустимая ширина поля адреса группы равна 24 разрядам (см. п.4.1). Поскольку самым старшим разрядом этого регистра является разряд 31, его содержимое после ответа SS=22 - конец блока будет равно нулю.
     
     Для удобства реализации CSR#40h может загружаться при каждом AS (u) содержимым текущего поля GP предварительно, перед достижением входа в маршрутную таблицу. Следовательно, проверку или модификацию содержимого маршрутной таблицы следует выполнять в течение той же самой операции с блокированным адресом.
     
     10.5.6. CSR#41h - данные маршрутной таблицы
     

     
     10.5.7. CSR#42h - географический адрес ближней стороны
     

________________
     * С нулевым старшим разрядом.
     
     10.5.8. CSR#43h - географический адрес дальней стороны
     

     
     10.5.9. Результаты различных действий над битами CSR-регистров в СС
     

     
     10.6. Маршрутные таблицы
     
     10.6.1. Информация о пропускании, месте назначения и базовом адресе
     

     
Таблица XVIII

     
Влияние различных воздействий на биты в соединителях сегментов